搜索资源列表
shuma
- 7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在fpga或CPLD中实现。本项实验很容易实现这一目的。例6-1作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-1数码管的7个段，高位在左，低位在右。例如当LED7S输出为 \"1101101\" 时，数码管的7个段：g、f、e、d、c、b、a分
work3CNT4BDECL7S
- 7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在fpga/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮
gtp.rar
- 一个可以使用的RocketI/O开发实例。基于Xilinx fpga Virtex5平台。,One can use RocketI/O development example. Based on Xilinx fpga Virtex5 platform.
RgBtoYCbCr
- 采用fpga实现色彩空间转换R’g’B’ to Y’CbCr的VHDL和verilog源代码,支持xilinx的各种器件. -fpga realization of the use of color space conversion RgB to Y CbCr of VHDL and Verilog source code, to support a variety of Xilinx devices.
analysisvoltagesystem
- 摘要:电压监测仪的校验工作量大、 效率和精度低， 为保证电压监测仪性能指标， 研制了一种对单相电压监测统计仪进行精度、 灵敏度、 谐波、 时间试验的校验装置。装置以高速单片机为核心， 利用丰富的P C机资源、 融合F P g A 技术、 点阵图形液晶等技术， 实现监测仪误差校验过程的自动控制、微机数据管理、 程控操作、 故障保护。实验结果表明装置综合误差为0 . 1 级， 输出电压失真度小于0 . 5 ， 系 统运行准确、 数据传输可靠、 操作方便及功能完善。-Abstract: The v
hilbert_transformer_latest.tar
- The Hilbert Transform is an important component in communication systems, e.g. for single sideband modulation/demodulation, amplitude and phase detection, etc. It can be formulated as filtering operation which makes it possible to approximate the Hil
AnfpgaSoftwareDefinedUltraWidebandTransceiver
- Increasing interest in ultra-wideband (UWB) communications has engendered the need for a test bed for UWB systems. An fpga-based software-defined radio provides both postfabrication definition of the radio and ample parallel processing power. Thi
LCD-Display-Driver-Design
- ： 为了将液晶显示器( L C D) 用于军用设备和一些特殊领域， 采用工, _ l k N ． F P g A, ~片， 自 行设计L C D显示 驱动逻辑， 研制一种能够可靠工作于． 4 0 ～ + 6 5 ℃的L C D显示驱动器。 该显示驱动器能够接收隔行扫描 诵视 曩 信号 。 逝待去隔行和缩放处理 。 买现清聚显示。 簧通过 蔷低温头验o-: For the liquid crystal display (LCD) used in military equipment a
digitron_driver_VHD
- 关于easy fpga开发板的led数码管的驱动； --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,g[6:0]小数点不包括在内； -- 控制位ctrl_digout[7:0]共八位，任意时刻只能有一个为高，即只有一个
digitron_driver_V
- 关于easy fpga开发板的led数码管的驱动； 此为verilog程序 --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,g[6:0]小数点不包括在内； -- 控制位ctrl_digout[7:0]共八位，任意时
qi-duan-yi-ma-qi
- 七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在fpga\CPLD中来实现。本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。接有高电平段发亮，于
SPI_fpga
- 基于f p g a的s p i借口设计,很有用的-Based on the fpga spi excuse design, useful
Most-new-VgA-timing-standards
- 最 新 V g A 时 序 标 准，对fpga编写VgA驱动有帮助-Most new V g A timing standards for the preparation of fpga VgA driver help
51--AVR--MSP430--PIC--STM8--STM32
- 各种单片机(51、AVR、MSP430、PIC、STM8、STM32)、ARM、DSP、TFT彩屏、C语言，WiFi小车，fpga、LINUX、机器人,CAD、VB、Protel99、Protues、Unix、UCOSII等各种视频教程超800g-Various microcontroller (51, AVR, MSP430, PIC, STM8, STM32), ARM, DSP, TFT color screen, C language, WiFi car, fpga, LINUX, ro
udp
- 基 于 f p g a 的Marvell 88E1111 以 太 网 控 制 器 的 设 计，能发送接收，通过gMII接口实现TCP/UDP 传输-Base on fpga Marvell 88E1111 to mt net control device design, can send and receive, th
openocd-0.8.0
- OpenOCD provides on-chip programming and debugging support with a layered architecture of JTAg interface and TAP support including: - (X)SVF playback to faciliate automated boundary scan and fpga/CPLD programming - debug target support (
VgA_display_picture
- 实 现 基 于 f p g a 的 图 像 处 理(Realization of image processing based on fpga)
fpga黑金开发板AX301原理图
- 掌 握 V e r i l o g H D L 语 言 需 要 的 不 只 是 技 术 而已 ， 最 重 要 是 那 颗 安 静 的 心 ， 安 静 的 心 会 带 读 者 乘 风 破 浪 ， 一 方 通 行 。 此 外 记 录 笔 记 的习 惯 更 为 重 要 ， 向 自 己 学 习 比 起 向 他 人 学 习 更 有 学 习 的 价 值 。(It is not only the skill that is required to hold V e r I l o g H D l, but t
WhiteBalance_10bit
- 模块功能：通过白平衡消除由光照带来色差（绿雾） 模块输入：亮度增益输出R,g,B三通道像素值（double） 模块输出：白平衡后R,g,B三通道像素值（double）(Module function: to eliminate chromatic aberration (green fog) caused by illumination through white balance. Module input: brightness gain output R, g, B three c
基于fpga自治混沌网络量化真随机数代码
- 基于fpga自治布尔混沌网络，量化真随机数。可通过例化多组网络，产生高带宽真随机数，根据fpga性能，自重随机数带宽达数g.