搜索资源列表
-
0下载：
一个TIDM642DSP处理器测试程序，分别用C和ASM编写，ASM分别用10~6个循环实现，适宜学习流水线编程手段和熟悉汇编命令-a TIDM642DSP processor test procedures were used to prepare C and ASM. ASM respectively 10 ~ 6 cycling and appropriate learning tools and programming pipeline familiar with the compila
-
-
0下载：
这是我个人写的DLX处理器流水线的Verilog代码，在ModelSim中仿真通过，并且在ISE中能综合！即可以下载到FPGA中运行指令，指令可以根据需要定义，也可和相应的编译器配合使用，这里给学习流水线和Verilog的朋友共享。,This is my personal wrote DLX pipeline processor Verilog code, adopted in the ModelSim simulation and can be integrated in the ISE! T
-
-
0下载：
mips处理器指令仿真器，可查看流水线执行方式-mips instruction processor emulator, you can review the pipeline implementation
-
-
0下载：
潘明海 刘英哲 于维双 (论文)
中文摘要：
本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法，简化了部分积符号扩展，使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计，并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。
-Pan Mingha
-
-
0下载：
MANIK is a 32 bit RISC Microprocessor. The salient features of the processor are listed
below.
Features
Hardware Features
• Data Path Width 32 bits, with Four stage pipeline.
• Mixed 16/32 bit instructions for code density
̶
-
-
0下载：
32 bit RISC Processor with 3 stage pipeline
-
-
0下载：
processor design istruction load pipeline ,hazard
-
-
0下载：
Synchronous DRAM (SDRAM) has become a mainstream memory of choice in embedded system memory design
due to its speed, burst access and pipeline features. For high-end applications using processors such as Motorola
MPC 8260 or Intel StrongArm, the
-
-
1下载：
优秀硕士论文，课题采用现场可编程门阵列((FPGA)，设计实现了一种超高速FFT处理器。目前，使用FPGA实现FFT多采用基2和基4结构，随着FPGA规模的不断扩大，使采用更高基数实现FFT变换成为可能。本课题就是采用Alter的Stratix II芯片完成了基16-FFT处理器的设计。在设计实现过程中，以基2-FFT搭建基16-FFT的运算核，合理安排时序，解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式，使整个系统的数据交换和处理速度得以很大提高。本设计实现了4096
-
-
0下载：
深入理解计算机操作系统 英文 2th
本书从程序员的视角详细阐述计算机系统的本质概念，并展示这些概念如何实实在在地影响应用程序的正确性、性能和实用性。全书共12章，主要内容包括信息的表示和处理、程序的机器级表示、处理器体系结构、优化程序性能、存储器层次结构、链接、异常控制流、虚拟存储器、系统级I/O、网络编程、并发编程等。书中提供大量的例子和练习，并给出部分答案，有助于读者加深对正文所述概念和知识的理解。
本书的最大优点是为程序员描述计算机系统的实现细节，帮助其在大脑中构造一个层次型
-
-
0下载：
pipeline mips processor
-
-
0下载：
alu code for pipeline processor
-
-
0下载：
datamemory code in verilog for pipeline processor
-
-
0下载：
datapath code in verilog for pipeline processor
-
-
0下载：
instruction memory code in verilog for pipeline processor
-
-
0下载：
early branch rename table-store rename table once the branch instruction comes in. Used in out of order pipeline processor
-
-
0下载：
流水线处理器的Verilog代码，结构简单，基本功能-the pipeline processor，code in Verilog
-
-
0下载：
Pipeline processor verilog components ,Pipeline processor verilog components
-
-
0下载：
Verilog codes for pipelined processor,Verilog codes for pipelined processor
-
-
0下载：
Pipeline Processor with Stall and forward
-
