搜索资源列表
Discrete_time_foureir_transform
- 计算离散时间信号的DTFT 计算离散时间系统的相延迟和群延迟 计算离散时间系统的频率响应，画幅频和相频图
5分频、移相VHDL程序
- 有两端VHDL程序，5分频的和分频移相的，希望大家用的上
dangong.rar
- ① 设计并制作一个主站，传送一路语音信号，其发射频率在30MHz~40MHz之间自行选择，发射峰值功率不大于20mW(50 假负载电阻上测定)，射频信号带宽及调制方式自定，主站传送信号的输入采用话筒和线路输入两种方式； ② 设计并制作一个从站，其接收频率与主站相对应，从站必须采用电池组供电，用耳机收听语音信号； ③ 当传送信号为300Hz~3400Hz的正弦波时，去掉收、发天线，用一个功率衰减20dB左右的衰减器连接主、从站天线端子，通过示波器观察从站耳机两端的接收波形，波形
inverterPLL
- 逆变器软件锁相环，可是现在逆变器 输出电流与市电电压的同频同相-Software phase-locked loop inverter
phase_lock_vhdl
- 在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.-To achieve phase-locked loop in the VHDL source code and documentation. Normally used when the frequency or frequency-doubling phase locked.
statemachine
- 基于状态图的光电编码器4倍频vhdl程序，输入相位差90度的两相，输出倍频和方向信号-Based on the state of the optical encoder Figure 4 multiplier vhdl procedure, enter a 90-degree phase difference of two-phase, frequency and direction of the output signal
chenggong1204
- 用单片机控制锁相环，倍频数由外设键盘输入，输了频率范围0.1KHZ到80KHZ-89C51+PLL
encoder
- 编码器信号处理 经过倍频器进行四倍频 后 同时完成鉴相 计数-the encoder single program
SIG_1KHz
- 任意移相方波信号产生的VHDL代码。输入任意一个的相位偏移值就都能产生与参考方波有指定相位差的同频信号。-Square-wave signal of arbitrary phase shift generated by VHDL code. Enter any one of the phase offset can be generated on a designated phase with the reference square wave signal the same frequency
source
- 本程序为09年“NEC”杯全国二等奖F题作品《数字幅频均衡功率放大器》的单片机程序，基于C8051f020八位单片机，实现功能包括：与FPGA的八位并行总线通信；通过查表法及程控DAC参考电压实现数字幅频均衡。-This procedure for the 2009 " NEC" second prize F Cup National title work, " Digital amplitude-frequency balanced amplifier" o
dig_pll
- 一个简易的数字锁相环，可以产生一个与输入同频同相的输出时钟-A simple digital PLL can generate an input in phase with the same frequency output clock
pll
- DPLL由 鉴相器、 模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. -DPLL by the phase detector, K addition and subtraction counter mode, pulse subtraction circuit, sy
shuanglushuzihecheng
- 摘要 电能表作为用电量的测量工具广泛的应用于各种场合。在电能表校表系统中,需要的最基本的输入信号源是高精度双路正弦信号源,并要求可对其频率、相位、幅值进行调节,来对电能表进行校准。 基于单片机的程控信号源设计，运用数字调相、数字调幅和数字调频等技术，要求实现相位、幅度、频率的高精度程控调节。本文设计了一种利用锁相环频率合成技术和数字波形合成技术组成的程控低频正弦波信号发生器，并给出了调幅、调频、调相的实用电路，频率调节通过改变8253计数器的分频系数来实现；相位调节由51单片机预置计数器
pll
- 利用qaurtus的内的ip核定制锁相环实现对信号的倍频-The use of the ip qaurtus approved system PLL multiplier on signal
Digitalpower
- 单片机设计了一种单片锁相倍频电 路，利用片内定时器和数字算法实现了对输入信号的同步 锁相和倍频，并输出倍频信号-: A single- chip digital phase- locking frequency- multi- plier circuit is designed based on the AT89c2051.The circuit can track the input signal in- phase and output the frequency- mu
main
- 平率特性仪 MSP430程序 可出相频幅频图 使用12864液晶-Flat rate characteristic instrument MSP430 program can be a phase-frequency amplitude-frequency diagram using 12864
2
- 低频幅频特性测试仪 基于FPGA和单片机 能测量信号的频率特性和相频特性，并能绘制曲线-The main principle is 8 channels signal input, output to the corresponding tube feet, drive the corresponding diode circuits and LED digital display so as to achieve the purpose of the tube
duojing
- 多径信道对数字信号的影响。包含用 matlab 画出信道的幅频响应和相频响应等内容。-Multipath channel to the influence of the digital signal. Contains matlab draw channel amplitude frequency response and the phase frequency response, etc.
dsp
- 1． 利用傅立叶级数展开的方法，自由生成所需的x(t)； 2． 通过选择不同的采样间隔T（分别选T>或<1/2fc），从x(t)获得相应的x(n)（作出x(n)图形）； 3． 对获得的不同x(n)分别作傅立叶变换，分析其频率响应特性（给出幅频与相频特性曲线）； 4． 利用巴特沃思、切比雪夫或椭圆滤波器设计数字滤波器（滤波特性自定），要求通过改变滤波器参数或特性（低通、高通、带通或带阻）设计至少两种数字滤波器，分析所设计滤波器（画出频率特性曲线），并对上述给出的不同x(n)
sinewave-generated-by-STM32
- 本源码包括一个PDF文档（TLC5615中文资料）和一个工程文件，开发环境是Keil4，这个源码的作用是利用DAC(TLC5615)产生正弦波，频率可调，可以嵌入在光伏并网中做为参考信号和输出信号的相频同步等项目中-The source, including a PDF document (the TLC5615 Chinese data) and a project file, the development environment is Keil4, this source is the u