CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - BER

搜索资源列表

  1. serverTest

    0下载:
  2. 误码率测试程序,适用于uVersion环境-BER testing procedures applicable to the environment uVersion
  3. 所属分类:其他嵌入式/单片机内容

    • 发布日期:2008-10-13
    • 文件大小:1.49kb
    • 提供者:hl
  1. qpskwithcodec

    0下载:
  2. Qpsk signal Processing Code The DSP code should be efficient and accurate to properly demodulate the incoming signal. The DSP can be coded strictly in “C” or C-language can be intermingled with assembly code.include Real Time Digital Signal Proce
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:3.9kb
    • 提供者:王阳
  1. QPSKvhdl

    0下载:
  2. QPSK的vhdl调制与解调,内有详细文档介绍-The vhdl QPSK modulation and demodulation, the document describes in detail
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.54mb
    • 提供者:张章
  1. BERvsSERdsp

    0下载:
  2. Its a simulink model to comare BER and Symbol error rate
  3. 所属分类:DSP program

    • 发布日期:2017-04-16
    • 文件大小:16.25kb
    • 提供者:Saad
  1. new_code

    0下载:
  2. Acoustic Echo cancellation wihh BER
  3. 所属分类:SCM

    • 发布日期:2017-04-07
    • 文件大小:3.14kb
    • 提供者:vignesh
  1. DAB_BER_NOTES

    0下载:
  2. this will give insight into ber plots in digital audio broadcasting using ETSI Standard
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:142.07kb
    • 提供者:ARUN AGARWAL
  1. IterativeDecodingofBinary

    0下载:
  2. In this paper, energy efficient VLSI architectures for linear turbo equalization are studied. Linear turbo equalizers exhibit dramatic bit error rate (BER) improvement over conventional equalizers by enabling a form of joint equalization and deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.45mb
    • 提供者:suresh
  1. verilog

    0下载:
  2. this soure is verilog source. this soure is used to check ber.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.77kb
    • 提供者:dosunggeun
  1. guidelines_asn1berderber

    0下载:
  2. ASN1资料,BER DER编码指南,希望有用-ASN1 data, BER DER coding guidelines
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:406.42kb
    • 提供者:pc
  1. QPSK-Demodulation

    0下载:
  2. I simulated the SPACE TIME BLOCK CODED system based on Alamouti scheme, where the modulation is BPSK. Now I am trying to extend that to QPSK and higher modulations. Since for SISO channels, BER curve for BPSK and QPSK is equal in AWGN and fla
  3. 所属分类:SCM

    • 发布日期:2017-03-29
    • 文件大小:601byte
    • 提供者:den
  1. wave

    0下载:
  2. 当设计文件加载到目标器件后,按下按键开关模块的S8按键,在输出观测模块通过示波器可能观测到一个频率约为1KHZ、占空比为50 的矩形波。按下S1键或者S2键,这个矩形波的频率会发生相应的增加或者减少。按下S3键或者S4键,这个矩形波的占空比会相应的增加或减少。-Wenn die Design-Datei in das Zielgerä t geladen ist, drücken Sie die Taste-Switch-Modul S8 Tasten, unter Berücksich
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:272.47kb
    • 提供者:刘渝
  1. DSP-logBER-for-BPSK-in-OFDM-with-Rayleigh-multipa

    0下载:
  2. DSP log BER for BPSK in OFDM with Rayleigh multipath channel Print
  3. 所属分类:DSP program

    • 发布日期:2017-03-24
    • 文件大小:137.15kb
    • 提供者:nottidigloria
  1. Process_Algebra_www.softarchive.net

    0下载:
  2. Research towards meeting the higher demands for higher data rates was the main reason for the birth of an evolution technology towards the 4th generation mobile communication systems. This evolution to the current 3rd generation UMTS systems
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.47mb
    • 提供者:Dang Dung
  1. ber_tester_m

    0下载:
  2. 基于FPGA的误码测试仪 (已注释) --锁相环-M序列生成模块--数据接口模块- --模拟信道模块---本地M序列生成模块--同步模块--误码统计模块--显示模块--FPGA-based BER tester
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:9.74kb
    • 提供者:fei
  1. bert

    0下载:
  2. 误码测试仪,基于FPGA的E1口误码测试仪-BER tester, based on FPGA-E1 port BER tester
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:726.12kb
    • 提供者:弓长
  1. data_gen

    0下载:
  2. 产生随机的prbs序列。用于receiver的测试。误码率的测试等待-Generates random prbs sequence. For receiver testing. BER test wait
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:816byte
    • 提供者:lexie
  1. prbs

    1下载:
  2. verilog 格式的prbs数据。可以用于对发射机和接收机的误码率的测试-verilog format prbs data. Can be used for the testing of the transmitter and receiver BER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.19kb
    • 提供者:lexie
  1. god

    0下载:
  2. This paper presents a novel robust number theoretic transform called inverse Gray Robust Symmetrical Number System (IGRSNS) and proposes its application for CDMA systems. The transceiver structure for three moduli IGRSNS-CDMA with one redunda
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-07
    • 文件大小:343.52kb
    • 提供者:Meenu
  1. pn_combine

    0下载:
  2. pn码生成以及误码率检测程序,开发环境为Altera-pn code generation and BER testing procedures, development environment for Altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:14.7mb
    • 提供者:Shawn Chen
  1. vblast.m

    0下载:
  2. MIMO receiver with 4 by 4...ber performance and analysis
  3. 所属分类:DSP program

    • 发布日期:2017-04-11
    • 文件大小:819byte
    • 提供者:krishnan
« 12 3 4 »
搜珍网 www.dssz.com