CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - CS结构

搜索资源列表

  1. dpjyyjyy2841

    0下载:
  2. 单片机原理及应用 第1章单片机应用系统概述M、CS—51单片机的硬件结构 第4章单片机程序设计 常用I/O芯片接口技术及简单的I/O接口扩展
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:8.61mb
    • 提供者:qianqian
  1. spi_execution_plib_examples

    0下载:
  2. SPI是一个环形总线结构,由ss(cs)、sck、sdi、sdo构成,其时序其实很简单,主要是在sck的控制下,两个双向移位寄存器进行数据交换。 假设下面的8位寄存器装的是待发送的数据10101010,上升沿发送、下降沿接收、高位先发送。 那么第一个上升沿来的时候 数据将会是sdo=1;寄存器=0101010x。下降沿到来的时候,sdi上的电平将所存到寄存器中去,那么这时寄存器=0101010sdi,这样在8个时钟脉冲以后,两个寄存器的内容互相交换一次。这样就完成里一个spi时序。
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:28.58kb
    • 提供者:王朝
  1. zhinengjiankong

    0下载:
  2. 智能监控类资料包含了电力智能监控系统的应用、基于CS和BS混合结构的智能监控系统、基于无线网络的智能监控系统设计与实现等很有研究性和实用性的论文资料,望大家多多下载哈。-Intelligent control of power type of information included the application of intelligent monitoring system, based on the structure of CS and BS hybrid intelligent mo
  3. 所属分类:SCM

    • 发布日期:2017-05-10
    • 文件大小:2.17mb
    • 提供者:葛靖青
  1. asynram

    0下载:
  2. 设计32×6位的RAM,其结构图如图2所示。其中,adr为地址引脚,cs、wr、rd分别为片 选、写和读引脚,din_out为输入输出引脚。当cs=0且wr由低到高(上升沿)时,din上的输 入数据写入adr指示的单元中;当cs=0且rd=0时,adr对应单元的数据在dout数据线上读出。 因wr在上升沿时写入数据,因此可以采用TEC-CA平台上的单脉冲按钮作为wr。-Design 326 of RAM, the structure shown in Figure 2. Which,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:330.56kb
    • 提供者:Bingo
搜珍网 www.dssz.com