搜索资源列表
work3CNT4BDECL7S
- 7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮
gtp.rar
- 一个可以使用的RocketI/O开发实例。基于Xilinx FPGA Virtex5平台。,One can use RocketI/O development example. Based on Xilinx FPGA Virtex5 platform.
RGBtoYCbCr
- 采用FPGA实现色彩空间转换R’G’B’ to Y’CbCr的VHDL和verilog源代码,支持xilinx的各种器件. -FPGA realization of the use of color space conversion RGB to Y CbCr of VHDL and Verilog source code, to support a variety of Xilinx devices.
analysisvoltagesystem
- 摘要:电压监测仪的校验工作量大、 效率和精度低， 为保证电压监测仪性能指标， 研制了一种对单相电压监测统计仪进行精度、 灵敏度、 谐波、 时间试验的校验装置。装置以高速单片机为核心， 利用丰富的P C机资源、 融合F P G A 技术、 点阵图形液晶等技术， 实现监测仪误差校验过程的自动控制、微机数据管理、 程控操作、 故障保护。实验结果表明装置综合误差为0 . 1 级， 输出电压失真度小于0 . 5 ， 系 统运行准确、 数据传输可靠、 操作方便及功能完善。-Abstract: The v
hilbert_transformer_latest.tar
- The Hilbert Transform is an important component in communication systems, e.g. for single sideband modulation/demodulation, amplitude and phase detection, etc. It can be formulated as filtering operation which makes it possible to approximate the Hil
LCD-Display-Driver-Design
- ： 为了将液晶显示器( L C D) 用于军用设备和一些特殊领域， 采用工, _ l k N ． F P G A, ~片， 自 行设计L C D显示 驱动逻辑， 研制一种能够可靠工作于． 4 0 ～ + 6 5 ℃的L C D显示驱动器。 该显示驱动器能够接收隔行扫描 诵视 曩 信号 。 逝待去隔行和缩放处理 。 买现清聚显示。 簧通过 蔷低温头验o-: For the liquid crystal display (LCD) used in military equipment a
digitron_driver_VHD
- 关于easy fpga开发板的led数码管的驱动； --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,G[6:0]小数点不包括在内； -- 控制位ctrl_digout[7:0]共八位，任意时刻只能有一个为高，即只有一个
digitron_driver_V
- 关于easy fpga开发板的led数码管的驱动； 此为verilog程序 --输入：控制端ctrl_digin[2:0]共三位，表示（0~7）控制8个数码管的选通， -- 数据端dig_dtin[3:0]共四位，表示（0~F）控制数码管显示的数字 -- 控制时钟clk_dig一位用于时钟同步 --输出：显示dig_dtout[6:0]共七位，控制A,B,C,D,E,F,G[6:0]小数点不包括在内； -- 控制位ctrl_digout[7:0]共八位，任意时
qi-duan-yi-ma-qi
- 七段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA\CPLD中来实现。本实验作为7段译码器，输出信号LED7S的7位分别是g、f、e、d、c、b、a，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c、b、a分别为1、1、0、1、1、1、0、1。接有高电平段发亮，于
SPI_FPGA
- 基于f p g a的s p i借口设计,很有用的-Based on the fpga spi excuse design, useful
Demultiplexing-200-MHz-Data-Streams
- Modern serial data protocols (e.g., FireWire, SONET, ATM, T4) sometimes require clocks that are faster than maximum FPGA global clock speeds. To solve this problem, the incoming clock (200 MHz in the example below) can be used to demultiple
musicplayer
- 基于FPGA的音乐播放器设计。能播放3首乐曲，播放过程可随时暂停或续播，可调C调与G调，音量可控制，可手动切换歌曲。-FPGA music player based on. Can play three songs during playback to pause or resume playback, adjustable C and G tune tone, volume can be controlled manually switch songs.
20161122_gg
- MD5认证部分的第二轮中包含G函数的一次操作的FPGA实现源代码，采用Verilog，在Quartus II上综合-FPGA contains one operation in the second round of the G function MD5 authentication component implementation source code, using Verilog, synthesis in Quartus II
SAKURA_Checker_release_20130902
- SAKURA-G FPGA开发板上位机源代码-SAKURA-G FPGA development board host computer source code
VGA_display_picture
- 实 现 基 于 f p g a 的 图 像 处 理(Realization of image processing based on FPGA)
FPGA黑金开发板AX301原理图
- 掌 握 V e r i l o g H D L 语 言 需 要 的 不 只 是 技 术 而已 ， 最 重 要 是 那 颗 安 静 的 心 ， 安 静 的 心 会 带 读 者 乘 风 破 浪 ， 一 方 通 行 。 此 外 记 录 笔 记 的习 惯 更 为 重 要 ， 向 自 己 学 习 比 起 向 他 人 学 习 更 有 学 习 的 价 值 。(It is not only the skill that is required to hold V e r I l o g H D l, but t
WhiteBalance_10bit
- 模块功能：通过白平衡消除由光照带来色差（绿雾） 模块输入：亮度增益输出R,G,B三通道像素值（double） 模块输出：白平衡后R,G,B三通道像素值（double）(Module function: to eliminate chromatic aberration (green fog) caused by illumination through white balance. Module input: brightness gain output R, G, B three c
基于FPGA自治混沌网络量化真随机数代码
- 基于FPGA自治布尔混沌网络，量化真随机数。可通过例化多组网络，产生高带宽真随机数，根据FPGA性能，自重随机数带宽达数G.