CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - binary conversion

搜索资源列表

  1. VHDL范例

    1下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(注2) 汉明纠错吗译码器 三态总线(注2) 汉明纠错吗
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:41.88kb
    • 提供者:kerty
  1. 9.2_LCD_PULSE

    1下载:
  2. 基于Verilog-HDL的硬件电路的实现 9.2 具有LCD显示单元的可编程单脉冲发生器   9.2.1 LCD显示单元的工作原理   9.2.2 显示逻辑设计的思路与流程   9.2.3 LCD显示单元的硬件实现   9.2.4 可编程单脉冲数据的BCD码化   9.2.5 task的使用方法   9.2.6 for循环语句的使用方法   9.2.7 二进制数转换BCD码的硬件实现   9.2.8 可编程单脉冲发生器与显示单元的接口
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.14kb
    • 提供者:宁宁
  1. ASCII

    0下载:
  2. 单片机实现二进制数转换成ASCII码程序-MCU binary conversion into ASCII procedures
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2.94kb
    • 提供者:李敏
  1. calculator

    3下载:
  2. 用VHDL在quartus2下实现的计算器。输入为4*4矩阵键盘,输出为共用数据线的数码管。可以实现简单数学运算、逻辑运算、进制转换、连续运算等功能。-Using VHDL in quartus2 achieve calculator. Input 4* 4 matrix keyboard, the output data lines for sharing of digital control. Can achieve a simple mathematical operations, log
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-30
    • 文件大小:1.22mb
    • 提供者:jizhen
  1. DataCode

    0下载:
  2. 数据代码转换,包括二进制到BCD码的转换,BCD码到二进制的转换,等等。-Data code conversion, including the binary to BCD Code Conversion, BCD code to binary conversion, and so on.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:1.87kb
    • 提供者:余希
  1. geryandbin

    0下载:
  2. 在fpga中实现的格雷码与二进制的相互转换-In the FPGA implementation of the Gray code and binary conversion
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-12
    • 文件大小:691byte
    • 提供者:王石子
  1. C51_ordinary

    0下载:
  2. 使用C51单片机进行二进制转换源码的算法介绍-The use of C51 single-chip source binary conversion algorithm introduced
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:6.89kb
    • 提供者:Ray
  1. HEX2BCD

    0下载:
  2. 基于fpga的二进制和BCD骂转换模块vhdl描述,只需修改相关参数即可使用-Fpga-based binary and BCD conversion module called vhdl descr iption, simply modify the relevant parameters to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:756byte
    • 提供者:郭帅
  1. seg

    0下载:
  2. 用VHDL编写的数码管显示程序(数码管共用数据线),带有进制转换功能-Written in VHDL, digital tube display program (digital control shared data line), with a binary conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:698.07kb
    • 提供者:jizhen
  1. code

    0下载:
  2. 几种进制之间的转换程序 二进制转成16进制 八进制转成16进制 等-The conversion process between several binary conversion binary hex octal 16 converted to 16 hex, etc.
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-03-26
    • 文件大小:667byte
    • 提供者:huangshu
  1. bram_test

    0下载:
  2. Hex file to Binary file conversion using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.38kb
    • 提供者:mmurali
  1. states

    0下载:
  2. 数字钟是一个实用而简单的独立设计,但是根据不同的做法,变化和功能很多,数字钟设计到分频,计数,状态转换,进制转换,和特殊情况处理等。设计应该由易到难,先设计一个简单的数字钟,然后进行功能扩充。数字钟无论如何变化,都是一个独立芯片自成系统,不需要和其他的智能芯片进行通讯。本程序主要实现简单的计时功能。-Digital clock is a practical and simple for independent design, but according to different practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:168.84kb
    • 提供者:平凡
  1. jishixitong

    0下载:
  2. 根据系统设计要求,综合计时电路分为计秒电路,计分电路,计时电路,计日电路,计月电路,计星期电路,计年电路,控制输入电路,进制转换电路,显示电路。-According to the system design, integrated circuit timing circuit is divided into the seconds, scoring circuit, timing circuit, namely, at the circuit, monthly circuit, total we
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:419.09kb
    • 提供者:avadian
  1. binary-to-decimalno.

    0下载:
  2. Vhdl code for binary to decimal conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:28.14kb
    • 提供者:aryan
  1. bin2bcd7seg

    0下载:
  2. 用vhdl语言编译一个码制转换 四位二进制->BCD码,然后将BCD码->七段显示器码。 (1)当输入为0~9的数时,其十位数为0,个位数=输入。 当输入为10~15的数时,其十位数为1,个位数=输入-10。 (2)然后将十位和个位的BCD码转换为七段显示码 -Vhdl language used to compile a binary code system conversion of four-> BCD code, then BCD code->
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:319.04kb
    • 提供者:宋子皓
  1. feixingyouxishili

    0下载:
  2. 是89c52的一个飞行程序和二进制转换-89c52 program is a flight and binary conversion
  3. 所属分类:SCM

    • 发布日期:2017-04-16
    • 文件大小:17.5kb
    • 提供者:z
  1. crosstalkavoidance_vhdl

    0下载:
  2. this is crosstalk avoidance ieee 2009 code this contains binary code to fibonacci conversion code in encoder and fibonacci to binary conversion using states in decoder.-this is is crosstalk avoidance ieee 2009 code this contains binary code to fibona
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.36kb
    • 提供者:vamsi
  1. Assembly-code-conversion-program

    0下载:
  2. 程序分七个模块编写,不同模块实现不同功能 1为主模块,调用模块5和模块7,模块5又调用模块2、3、4和模块6四个模块,其中: 模块2实现小写字母向大写字母的转换,模块3实现大写字母向小写字母的转换, 模块4实现二进制数向十进制数的转换,模块6实现十六进制数向二进制数的转换,模块7实现十进制数向十六进制数的转换。按“q”键退出 运行程序后,屏幕上要有选择哪种转换的提示菜单 显示结果,十进制数后要加D,十六进制数后要加H表示;二进制数要以二进制形式输出,后面要加B-Program
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:254.81kb
    • 提供者:fcc
  1. High-precision-stopwatch--clock

    0下载:
  2. 555产生正当电路,译码器,进制转换 ,计时范围0S~9MIN59S-555 to produce a proper circuit, decoder, binary conversion, timing range 0S 9MIN59S
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:129.12kb
    • 提供者:王波
  1. Hex-conversion

    0下载:
  2. 各种进制间的转化函数,二进制和10进制,16进制,bcd码等的转化-Conversion of conversion functions between various hex, binary, decimal, hexadecimal, bcd code, etc.
  3. 所属分类:SCM

    • 发布日期:2017-11-16
    • 文件大小:2.64kb
    • 提供者:menglinglei
« 12 3 4 5 »
搜珍网 www.dssz.com