搜索资源列表
-
0下载：
针对在FPGA中实现FIR滤波器的关键--乘法运算的高效实现进行了研究，给了了将乘法化为查表的DA算法，并采用这一算法设计了FIR滤波器。通过FPGA仿零点验证，证明了这一方法是可行和高效的，其实现的滤波器的性能优于用DSP和传统方法实现FIR滤波器。最后介绍整数的CSD表示和还处于研究阶段的根据FPGA实现的要求改进的最优表示。-view of the FPGA FIR filters achieve the key -- the multiplication Efficient Implem
-
-
0下载：
数字信号处理的fpga实现，用VHDL语言编程实现IIR滤波器,Digital signal processing to achieve the FPGA, using VHDL language programming to achieve IIR filter
-
-
0下载：
:介绍了基于FPGA的FIR数字滤波器的设计与实现,该设计利用Matlab工具箱设计窗函数计算FIR滤波器系数,并通过VHDL层次化设计方法,同时FPGA与单片机有机结合,采用C51及VHDL语言模块化的设计思想及进行优化编程,有效实现了键盘可设置参数及LCD显示。结果表明此实现结构能进一步完善数据的快速处理和有效控制,提高了设计的灵活性、可靠性和功能的可扩展性。
-: This paper presents FPGA-based FIR digital filter design and
-
-
0下载：
自己编写多速率滤波器设计，采用VHDL语言，通过FPGA实现-I have written multi-rate filter design using VHDL language, through the FPGA to achieve
-
-
0下载：
FIR filter design method using Xilinx FPGA platform.
-
-
0下载：
本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对整个系统进行理论仿真，得出结论。在此基础
上，采用超高速
-
-
0下载：
基于FPGA的高阶FIR滤波器设计4有matlab设计步骤 4.3更详细 第六章量化系数实例-FIR using FPGA ，QuartusII software
-
-
0下载：
基于FPGA的高阶FIR滤波器设计用max-plus －II软件仿真-fir filter using fpga with max-plusII
-
-
0下载：
利用FPGA设计降采样滤波器的方法，希望对你有用-FPGA design using down-sampling filter, and I hope useful to you
-
-
1下载：
用FPGA设计的cic和hb滤波器（积分疏状滤波器核半带滤波器）初学FPGA 的同学可以看一下啊-Using the FPGA design cic and hb filter (integral scanty shape filter nuclear half took filter)
-
-
0下载：
利用fpga来设计滤波器 计算速度快，可靠性强！滤波效果很好，值得信赖-Filter design using fpga to calculate the speed, reliability! Filter works well, trustworthy
-
-
0下载：
fpga无线通信多率滤波器设计-fpga design about multi-rate filter about wireless communication
-
-
0下载：
基于多速率信号处理原理,设计了用于下变频的CIC抽取滤波器,由于CIC滤波器结构只用到加法器和延迟器,没有乘法器,很适合用FPGA来实现-This article describes the design of a CIC filter based on the signal processing theory.Because of its structure only using the adder and the delay devices without multiplier,it is
-
-
2下载：
基于FPGA的数字下变频器（DDC）的设计,将采样得到的高速率信号变成低速率基带信号，以便进行下一步的信号处理。由NCO、数字混频器、低通滤波器和抽取滤波器四个模块组成。采用自编的加法树乘法器，提高乘法运算效率。-Design based on FPGA digital downconverter (DDC), the high-speed signal will be sampled baseband signal into a low rate for the next step in th
-
-
0下载：
基于fpga的抽取CIC滤波器设计,采用verilog编写，24抽取,仿真通过-Fpga-based CIC decimation filter design using verilog written, 24 extraction
-
-
0下载：
基于fpga的插值CIC滤波器设计,采用verilog编写，24倍插值,仿真通过-Fpga-based interpolation CIC filter design using verilog write, 24x interpolation, through simulation
-
-
0下载：
该程序实现了一个FIR滤波加速器，该程序在FPGA板上开发，通过使用VHDL语言来定义RS232端口的使用-design a FIR Filter Accelerator based on FPGA board and RS232 interface using VHDL language.
-
-
0下载：
采用xilinx进行的FPGA的FIR滤波器设计-Conducted using xilinx FPGA FIR filter design
-
-
0下载：
基于FPGA实现FIR滤波器功能
使用芯片为EP2C8Q208C8N,实现FIR滤波器的设计，使用Verilog语言编程，本例子有工程文件、仿真、波形，经过测试可以使用。-FIR filter function based on FPGA chip to use EP2C8Q208C8N, achieve FIR filter design using Verilog language programming, the present examples are engineering doc
-
