CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - hls

搜索资源列表

  1. fft

    2下载:
  2. vivado hls编写的八点fft工程,代码简洁清晰有注释,C语言编写-Vivado HLS written FFT engineering at eight o clock, the code is concise and clear with comments, C language
  3. 所属分类:Other Embeded program

    • 发布日期:2017-05-23
    • 文件大小:7.1mb
    • 提供者:张艳辉
  1. zybo_zynq_audio

    0下载:
  2. Zybo xc7z010 uation board,ssm6203音频编码器,PC端给音频输入,HPH输出口输出过滤噪音的音频,软件:xilinx vivado, vivado HLS, SDK-Zybo xc7z010 uation board, ssm6203 audio encoder, PC end to the audio input, HPH output port noise filter audio software: xilinx vivado, vivado HLS, SD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.91mb
    • 提供者:Lisa
  1. ug871_vivad_HLS_tutorial

    0下载:
  2. Xilinx Vivado HLS 高层次综合工具的软件使用说明-Vivado HLS Xilinx high level integrated tool for the use of software instructions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.41mb
    • 提供者:taxue4485
  1. sch

    0下载:
  2. 电子系统设计高层次综合high level synthesis 源码,C++ 实现调度-electronic system level HLS design, cpp code for scheduling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.53kb
    • 提供者:wang bo
  1. Catapult_HLS-by-C

    0下载:
  2. 电子系统设计高层次综合high level synthesis工具 Catapult使用及利用C++进行算法开发讲解文档-document about Catapult (HLS tool)using c++ for designing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:247.74kb
    • 提供者:wang bo
  1. Filter_Convolution_Example

    0下载:
  2. Example of a convolution filter implemented in Vivado HLS, the high level synthesis tool Xilinx-Example of a convolution filter implemented in Vivado HLS, the high level synthesis tool Xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:815byte
    • 提供者:rickyalbert
  1. dtysky-FPGA-Imaging-Library-c8cd350

    0下载:
  2. 一个hls视频库ip libraries,里面包含各种功能的ip核,可进行复用。-A hls video library ip libraries, which contains a variety of functions of the ip core can be reused.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:1.31mb
    • 提供者:黄蔚
  1. code

    1下载:
  2. 使用HLS实现的能进行手写识别的CNN网络,使用的是MNIST数据集(Realize CNN network using HLS tool)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:9kb
    • 提供者:蔡宇杰
  1. BCH_VLSI

    0下载:
  2. 使用HLS完成BCH编码的运算通路的设计,纯组合逻辑,对于65nm工艺可跑上1GHz。已经组合逻辑分为了多个部分,可在每一个部分之间插流水线。 附上可综合的纯RTL Code以及C++代码,以及Modelsim仿真。 可通过我的优化选项来学习如何优化HLS工具生产的代码。(BCH Encoder realized using HLS tool. Combinational logic.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:13.83mb
    • 提供者:蔡宇杰
  1. MEM_Array

    0下载:
  2. vivado HLS中自定义axi4接口的实现(Implementation of custom axi4 interface in vivado HLS)
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2018-01-04
    • 文件大小:2kb
    • 提供者:D、Shang
  1. S04_基于ZYNQ的HLS 图像算法设计基础

    1下载:
  2. VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2020-06-05
    • 文件大小:7.63mb
    • 提供者:kernelstory
搜珍网 www.dssz.com