CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - qb

搜索资源列表

  1. 850QB_UM

    0下载:
  2. NECV850单片机QB debugger用户手册
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2.71mb
    • 提供者:成康
  1. QB-T2946-2008.rar

    1下载:
  2. 电动车控制器国家标准,内容详尽,数据精确,做控制器不可不读,National standards for electric vehicle controller, and detailed, accurate data, so the controller can not read
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-16
    • 文件大小:4.38mb
    • 提供者:yyc
  1. shifter

    0下载:
  2. 移位运算器SHIFTER 使用Verilog HDL 语言编写,其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路,在J钟信号到来时状态产生变化, CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态,具有数据装入、数据保持、循环右移、带进位循环右移,循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入,通过键5 产生高低电平M 控制工作模式, M=l 时带进位循环移位,由键8 控制CO 为允许带进位移位输入,由键7 控制:S 控制移位模式0-3 ,由键6 控制
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:126.25kb
    • 提供者:623902748
  1. EXERCISE_5_3_4_3

    0下载:
  2. CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位-M for the clock pulse CLK mode control allow CO to enter into the S displacement control mode shift 0-3 D [7 .. 0] is the data input shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:623902748
  1. QB

    0下载:
  2. 基于dac0832所发生的一个简易函数信号发生器来设计的-What happened based on dac0832 signal generator to a simple function of the design
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:1.18kb
    • 提供者:徐科
搜珍网 www.dssz.com