CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - serial filter

搜索资源列表

  1. dsp14

    0下载:
  2. 14个DSP的实验测试程序,汇编语言实现,类型分别为:滤波器,正弦波发生器,步进电机,直流电机,交通灯,语音录放,指令实验,存储器,串行口,定时器,显示屏,硬件中断,同步串口,exam-c。-Fourteen DSP testing programs,implemented by assemble language,types:filter,sine wave generator,Stepping motors,direct current motors,traffic light,voice
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:71.44kb
    • 提供者:wyh
  1. DspResource

    0下载:
  2. 有14个DSP的实验测试程序,可以与大家分享。类型分别为:滤波器,正弦波发生器,步进电机,直流电机,交通灯,语音录放,指令实验,存储器,串行口,定时器,显示屏,硬件中断,同步串口,exam-c-14 DSP experimental test procedure can share with you. Type of : filter, sine wave generator, stepper motors, DC motors, traffic signals, voice recording
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:76.31kb
    • 提供者:xuhai
  1. dspSourceExample

    0下载:
  2. dsp实验测试程序,包括指令实验、存储器、串口、同步串口、步进电机、硬件中断、定时器、交通灯、直流电机、滤波器、正弦波发生器、语音录放、EXAM_C、显示屏-dsp experiment testing procedures, including instructions experiment, memory, serial port, synchronous serial port, stepping motor, hardware interrupt, Timer, traffic ligh
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:67.74kb
    • 提供者:陈磊
  1. AD7710

    0下载:
  2. AD7710开发可用代码 24位的AD采样芯片 ,不丢失码 非线性度为0.0015% 双通道可编程增益前端 增益范围为1 到128 差动输入 低通滤波器,截止频率可通过编程设置 校准系数可读写 具有串口的双向微控制器 可选择内外基准参考电源 可提供单端或者双端补偿 功耗低(一般为25mW),还有待机模式(一般为7mW)-AD7710 24-bit code, the development of AD can sample chips, do no
  3. 所属分类:SCM

    • 发布日期:2017-03-23
    • 文件大小:40.14kb
    • 提供者:郭志勇
  1. 16_FIR

    0下载:
  2. 16阶FIR滤波器--本设计用VERILOG HDL语言串行DA算法实现16阶有限频率响应滤波器!-16-order FIR filter- this design language VERILOG HDL serial DA algorithm limited frequency response of 16-order filter!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:780.77kb
    • 提供者:yuming
  1. DSP

    0下载:
  2. 指令实验、存储器、串行口、同步串口、步进电机、硬件中断、定时器、交通灯、直流电机、滤波器-Experimental instructions, memory, serial port, synchronous serial, stepper motor, hardware interrupt, timer, traffic lights, DC motor, filter
  3. 所属分类:SCM

    • 发布日期:2017-04-25
    • 文件大小:68.27kb
    • 提供者:shu
  1. serial_implementation

    0下载:
  2. VHDL 实现 有限冲击响应滤波器的设计(串行式)-VHDL realization of finite impulse response filter design (Serial)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.08kb
    • 提供者:秦宜
  1. verilog.DA.FIR..

    1下载:
  2. 用verilog写的16阶串行DA算法FIR滤波器-Verilog written by 16-order FIR filter serial DA algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:562.93kb
    • 提供者:代鑫
  1. 65jie

    1下载:
  2. 串并FIR滤波器设计:并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结构并不合算,但亚高频系统需要较高的处理速度,而串行架构往往达不到要求,因此,结合串并这两种设计方法的长处,在使用较少的硬件资源的同时实现了较高的处理速度,这里说明一种65阶八路并行、支路串行FIR滤波器的设计(实际使用了1个乘法器,8个乘累加器,一个累加器)。-String and FIR filter design: parallel FIR filter with a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:11.76kb
    • 提供者:南才北往
  1. MAX7219driver

    0下载:
  2. MAX7219与单片机的连接只需要3条线:LOAD(CS)片选引脚、CLK串行时钟引脚、DIN串行数据引脚。其中C1 为电源滤波电容,R1用来设置段电流。-MAX7219 single-chip connectivity with only three lines: LOAD (CS) Chip Select pin, CLK Serial clock pin, DIN serial data pin. Which filter capacitor C1 to the power, R1 to
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:216.63kb
    • 提供者:de
  1. DSP_test_All

    0下载:
  2. DSP《滤波器,正弦波发生器,语音录放,指令实验,存储器,串行口,同步电机,步进电机,硬件中断,定时器,交通灯,直流电机,显示屏》-DSP(Filter, sine wave generator, voice recorders, instruction experiments, memory, serial port, synchronous motor, stepper motor, hardware interrupts, timers, traffic lights, DC machin
  3. 所属分类:DSP program

    • 发布日期:2017-03-30
    • 文件大小:66.23kb
    • 提供者:军军
  1. Codes

    3下载:
  2. 《圈圈教你玩USB(附盘)》附带的光盘中有USB学习板的电路图以及所有实验的完整源代码包(C/C++语言)。通过U盘、USB鼠标、USB键盘、USBMIDI键盘、USB转串口、自定义的USBHID设备和自定义的USB设备等几个具体的USB例子,一步步讲解USB设备及驱动程序和应用程序开发的详细过程和步骤。最后两章介绍USBWDM驱动开发,并给出一个简单的USB驱动和USB上层过滤驱动的实例。-"Circle teach you to play USB (attached disk)&q
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2013-02-27
    • 文件大小:33.66mb
    • 提供者:kevin
  1. msp430

    1下载:
  2. msp430 实验代码 1,MSP430开发基础 2,键盘设计 3,数码管显示电路设计 4,液晶模块接口 5,MSP430 CRC 6,中文输入法 7,数据压缩算法 8,FIR滤波 9,FFT算法 10,波特率自动识别 11,串行存储 12;NAND flash 接口 13;A/ D,TLV2541 14;DA DAC8830 15;ADS1241 16;温度 TMP100 17;定时器 DAC
  3. 所属分类:微处理器(ARM/PowerPC等)

    • 发布日期:2013-09-29
    • 文件大小:242.24kb
    • 提供者:teamo38
  1. ISD4004

    0下载:
  2. ISD4004系列工作电压3V,单片录放时间8至16分钟,音质好,适用于移动电话及其他便携式电子产品中。芯片采用CMOS技术,内含振荡器、防混淆滤波器、平滑滤波器、音频放大器、自动静噪及高密度多电平闪烁存贮陈列。芯片设计是基于所有操作必须由微控制器控制,操作命令可通过串行通信接口(SPI或Microwire)送入。芯片采用多电平直接模拟量存储技术, 每个采样值直接存贮在片内闪烁存贮器中,因此能够非常真实、自然地再现语音、音乐、音调和效果声,避免了一般固体录音电路因量化和压缩造成的量化噪声和"金属
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-02
    • 文件大小:2.08kb
    • 提供者:小老鼠
  1. fourteenDSPtestprogram

    0下载:
  2. 14个DSP实验测试程序,包括存储器,串行口,步进电机,硬件中断,定时器,交通灯,滤波器,语音录放,显示屏等-14 DSP experimental test procedures, including storage, serial, stepper motors, hardware interrupts, timers, traffic lights, filter, voice recorder, screen, etc.
  3. 所属分类:DSP program

    • 发布日期:2017-04-25
    • 文件大小:87.27kb
    • 提供者:hehe
  1. STC12C5A60_MAX262

    0下载:
  2. 此源码包含了STC12C5A60系列的ADC驱动及串口驱动。同时外加了程序滤波芯片MAX262驱动。此源码本意就是实现低频的程控滤波器数据采集-This source contains STC12C5A60 series of ADC driver and serial driver. At the same time plus the process filter chip MAX262 driver. This source intention is to achieve the low f
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:46.53kb
    • 提供者:林海仲
  1. ser_fir

    0下载:
  2. 用verilog实现一个8阶的改进串行FIR低通滤波器,输入数据位宽为12比特,经符号扩展后变为13比特。-With verilog order to achieve an improvement of 8 serial FIR low-pass filter, the input data bit width of 12 bits by sign extension into a 13-bit after.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.18kb
    • 提供者:hgdlsl
  1. fir

    0下载:
  2. FIR Filter Fits in an FPGA using a Bit Serial Approach
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:61.87kb
    • 提供者:mm
  1. FIR-using-bit-serial

    0下载:
  2. 用bit serial方法设计来有限长冲击响应滤波器,并用FPGA实现验证-Designed to use bit serial finite impulse response filter, and verify with the FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:61.88kb
    • 提供者:hui
  1. src

    0下载:
  2. Digit serial adder, can be used in digital filter design You can choose the pipeline length, digit size and the word length of the adder.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:4kb
    • 提供者:hochet
« 12 3 »
搜珍网 www.dssz.com