CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - srt

搜索资源列表

  1. SrtToSmiCE

    0下载:
  2. PPC下SRT字幕转SMI字幕软件,是PPC下直接使用,不是电脑用-PPC under SRT subtitles to SMI subtitles software, PPC is under the direct use, not computer use
  3. 所属分类:Windows CE

    • 发布日期:2008-10-13
    • 文件大小:117.33kb
    • 提供者:苏海平
  1. divider

    0下载:
  2. 此代码用于实现基2的SRT除法器设计,可以实现400MHz以上的32位定点无符号数除法器(除数、被除数和余数均由16位整数和16位小数组成,商由32位整数和16位小数构成,包括源代码和测试文件,可以直接仿真。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.27kb
    • 提供者:朱秋玲
  1. divider

    0下载:
  2. 基于srt-2算法,利用verilog实现16位定点无符号数除法器(除数、被除数均由16位整数和16位小数组成,商由32位整数和16位小数构成,余数由32位小数组成)
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.86kb
    • 提供者:刘蒲霞
  1. SRT

    0下载:
  2. verilog code radix-2 SRT divider input [7:0]Dividend input [3:0]Divisor output [4:0]Quotient output [8:0]Remainder -verilog coderadix-2 SRT dividerinput [7:0] Dividend input [3:0] Divisor output [4:0] Quotient output [8:0] Remainde
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.75kb
    • 提供者:沙嗲
  1. 5956447divider

    0下载:
  2. 基于srt-2算法,利用verilog实现16位定点无符号数除法器(除数、被除数均由16位整数和16位小数组成,商由32位整数和16位小数构成,余数由32位小数组成)-Based on srt-2 algorithm, using verilog to achieve 16-bit fixed-point unsigned divider (divisor, dividend by 16-bit integer and 16-bit decimal form, business from the
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-03-26
    • 文件大小:3.14kb
    • 提供者:wfwef
  1. 10.1.1.104.9024

    0下载:
  2. THE FILE IS ABOUT VHDL CODE FOR SRT ALGORITHM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.88mb
    • 提供者:siddhartha
  1. strtime

    0下载:
  2. 字幕时间调整,用D7做的,针对“.srt”文件,用于整体前调后调字幕播出时间。-Subtitles time to adjust, using D7 done for . Srt file, for the overall title before the transfer after the transfer time broadcast.
  3. 所属分类:Embeded Linux

    • 发布日期:2017-04-30
    • 文件大小:9.02kb
    • 提供者:yaan5ueuu
搜珍网 www.dssz.com