搜索资源列表
modelsim_6.3f_6.4b_6.5_crck.ra
- 目前这个生成的key在modelsim se 6.3f 6.4b 6.5测试没问题。因为这几个版本是我逐步升级的，应该说从6.3f~6.5的都可以用。测试环境为windows xp sp3. vista没有测试。按理说是一样的。使用过程中遇到的一些问题的解决办法关于key里面生成中文字符的情况产生原因是，windows当前用户名和主机名是中文，修改之后重新生成一次。在安装的时候要设置环境变量LM_LICENSE_FILE，指向lincense的的路径和文件名。需要在cmd下使用modelsim的
fifo
- 异步fifo，用verilog编写，包含testbench，已经通过modelsim调试，内含文档和波形图-Asynchronous fifo, to prepare to use verilog, including testbench, debug modelsim has passed, including documents and wave
modelsim-win32-6.5-se_Crack
- modelsim-win32-6.5-se 解破文件。 功能全。可以用到2020年。可以用于VHDL,verilog, system C 等模拟及混合模拟。-modelsim-win32-6.5-se solutions broken files. full loaded. expired in 2020.. Can be used for VHDL, verilog, system C simulation and mixed simulation.
SDRAM_CONTROLlER_modelsim
- SDRAM控制器，verilog代码编写，让你快速了解SDRAM的读写时序。包含modelsim仿真工程和文档-SDRAM controller, verilog coding, allows you to quickly understand the SDRAM read and write timing. modelsim simulation engineering and contains study notes
modelsim
- modelsim 使用教程,verilog或vhdl仿真-modelsim use tutorial, verilog or VHDL simulation
FIFO
- it is a verilog code written for FIFO in modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit.[i mae my own kit for spartan2 device].you can use this code in any DSP project in which data entry is required.-it is a
modelsim
- 用verilog编写的基于流水线结构的16阶滤波器的实现 -filter
microprocessor
- 一个微处理器的verilog代码，根据英文书籍《数字设计与架构》中的例子而写，能够运行MIPS指令，能正确执行跳转指令。通过modelsim仿真，含测试代码。-verilog code for a microprocessor, according to the English book " Digital Design and Architecture" was written in the example, to run MIPS instructions to jump
modelsim
- verilog Source code for DCT
I2C
- 语言：verilog 功能：用verilog HDL编写的I2C主机串行通信的程序。两条总线线路：一条串行数据线 SDA， 一条串行时钟线 SCL；串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s，快速模式下可达 400kbit/s ，高速模式下可达 3.4Mbit/s；在数据传输过程中，当时钟线为高电平时，数据线必须保持稳定。如果时钟线为高电平时数据线电平发生变化，会被认为是控制信号。 仿真工具：modelsim 综合工具：quartus -Language:
ddsfinal1
- verilog语言实现的dds代码，并行通信，生成四种波形，大赛编写的代码，modelsim仿真-verilog language dds code,modelsim debug
modelsim
- verilog SPI master 的完整实验报告 仅供参考 切勿抄袭-verilog SPI master
modelsim-for-verilog
- verilog或VHDL编辑仿真软件的使用方法，个人用过觉得很不错，所以在此推荐给大家-editing verilog or VHDL simulation software to use, personally feel very good used, so this recommendation to you
SDRAM-verilog
- SDRAM读写控制的实现与modelsim仿真-verilog-SDRAM read and write control to achieve with the modelsim simulation-verilog
tlv2553 verilog
- tlv2553 verilog TI 的ad转换芯片 在modelsim 上进行波形仿真
verilog HDL program
- 文件详细讲述了使用XILINX产FPGA在ISE平台开发的方法，介绍了modelsim，chipscope,textbench等仿真方法，并含大量实例以及源代码(File details on the use of XILINX produced FPGA in the ISE platform development methods, introduced the modelsim, chipscope, textbench and other simulation methods, and
modelsim
- Implementing a full adder in modelsim by using verilog Language
modelsim之命令行仿真入门
- 此文对modelsim的仿真命令进行了完整的总结，对于命令行仿真的初学者，非常有帮助(This article on the modelsim simulation commands complete summary of the command line simulation for beginners, very helpful)
modelsim se 10.1a crack
- Mentor公司的modelsim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。(Mentor's modelsim, the industry's best HDL language simulation
verilog_m_lx
- 一个简单的verilog小程序，适合初学者学习(A simple verilog small program, suitable for beginners to learn)