搜索资源列表
EMIF_COM.rar
- 实现FPGA与DSP之间通信的接口,利用DSP的标准EMIF接口,the interface for TI DSP and Xilinx s FPGAs
DSPFPGA
- 针对电梯数据采集数目较多和数据处理复杂等特点,提出了基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的电梯智能数据采集系统。在介绍了系统整体结构及各组成子模块后,给出了模块与器件之间硬件接口设计思路和架构,描述了整个系统的软件框架,设计了DSP、AD采样、网络通信和抗干扰等程序。整个系统在工程应用中易于实现,具有很好的推广价值-n accordance with the characteristic of elevator for the large number of data a
DSP
- 利用TS201超高性能的计算处理能力以及FPGA支持的高速接*换能力,实现了一种对算法的适应性强、结构扩展方便的通用信号处理板,设计了一种基于该通用信号处理板的米波雷达阵列信号处理系统,并以幅相校正、自适应旁瓣相消的算法实现为例,详细介绍了该阵列信号处理系统算法的实现方法。该系统运行稳定可靠,达到了系统的设计要求。-n this paper,multiple DSPs are adopted to design the array signal processing system.By uti
DSP
- DSP硬件论文集，包含22篇DSP相关论文，caj格式。都是花银子买来的。 DSP与点阵式LCD显示器的接口设计.caj DSP体系结构在提高实时信号处理方面的作用.caj DSP器件的原理及应用.caj DSP在机械设备故障诊断中的应用.caj DSP应用的结构和发展方向.caj DSP技术及其应用讲座(六)──数字通信用数字调制解调器中的DSP技.caj DSP技术及其应用讲座第7讲语音识别及其DSP实现.caj DSP技术及其应用讲座第三讲数字信号处理器的发
RS2322
- verilog 功能：DSP或单片机向FPGA的DPRAM中写入一块数据（最大不超过2K字节,前2个字节为代发送数据长度），然后给出启动信号send_start，本模块自动读出DPRAM中的数据，按设定的波特率将DPRAM中规定的长度的数据发送出去。 接口信号说明： send_start：启动FPGA串行发送脉冲 sys_rst：系统复位脉冲 bps_setup：波特率选择 clk5_714：5.714MHz时钟 char_in：从DPRAM中读出的代发送数据 R
TestDSPFPGA
- 一个用于DSP和FPGA通讯的测试程序，FPGA用EMIF接口接入-A test program for the DSP and FPGA communication, FPGA with the EMIF interface access
FIFO_POLL
- DSP通过EMIF接口访问FPGA内部寄存器（FD6713开发板）-DSP access the internal registers in FPGA via EMIF interface (FD6713 Development Board)
REGISTER
- DSP通过EMIF接口访问FPGA内部寄存器（FD6713开发板）-DSP access the internal registers in FPGA via EMIF interface (FD6713 Development Board)
EMIFA_FPGA
- DSP和FPGA通过EMIFA接口通信,通过串口打印数据来观察，DSP向FPGA中写入数据，FPGA接收数据后加1，DSP读取处理后的数据并通过串口打印显示-DSP and FPGA interface communication via EMIFA, print data through the serial port to observe, write data to the FPGA, DSP, FPGA after receiving data plus 1, the data read
EMIFA_FPGA_DMA
- DSP中通过EMIF接口与FPGA通信源码-DSP via the EMIF interface with FPGA communication source
EMIFA_FPGA
- 通过DSP的EMIFA接口 与FPGA 通信(Communicate with FPGA through EMIFA interface of DSP)
IIC_FPGA
- 通过DSP的IIC接口 与FPGA 通信(Communicate with fpga through IICinterface of DSP)
srio_user
- srio 高速串行接口与dsp的交互，其中fpga的部分(srio interface you can application in your project)