搜索资源列表
Altiumdesigner6
- 一个可以在Altium designer 6 中导入（图片）BitMapConvertVer130的小程序-One can import Altium designer 6 (picture) BitMapConvertVer130 a small program
Shortest_job_first
- 短作业优先级算法（在VS2005中，可以自己创建各进程的运行时间，导入后能够运行，）-shortest job first（）
Verilog_Helper
- 一个简单的verilog绘图工具，工具向数据库导入电路连接信息，程序通过数据库的信息刷新屏幕，并且向用户导出门级建模的verilog语句-Verilog a simple drawing tools, tools, electrical connections to the database information into the program information through the database to refresh the screen, and exported to th
sssss
- 掌握FPGA可编程门阵列的基本方法 2)．掌握Xilinx ISE 9.0的基本使用方法以及在ise的环境下导入51核及其配置方法 3)．学会将keil编译成功个hex文件变为coe文件，导入例化的rom 4)．学习设计核的关键与方法 -Programmable Gate Array FPGA to master the basic method 2). Xilinx ISE 9.0 to grasp the basic use and the environment in t
license
- FPGA编译开发工具，软件quarts 许可文件，导入文件即可使用quaters-FPGA compiler development tools, software quarts license file, import file can be used quaters
PROCESS_CLARA_4
- 引用了TXT文档数据导入激励数据源的方法-TXT document referenced data into the data sources for excitation
readmem
- 导入bmp的使用方法，怎么把bmp格式导入到modelsim中-Use of import bmp, bmp format into how the modelsim in
8051-IP-Core
- 8051的IP核，可以使用FPGA IP节点导入此IP核，实现单片机的功能。-8051 IP core can be used the FPGA IP node to import this IP core microcontroller functions.
qdq
- 用VHDL语言实现四路抢答器功能，抢答之后不能再抢答，除非主持人按下复位键。可以显示四个选手分数，显示答题倒计时的时间，主持人可以控制加减分，分数通过显示屏显示。使用软件Quartus Ⅱ，可以将程序导入FPGA并能运行。有竞争模块，显示模块，分频模块，加减控制模块，计数器模块，蜂鸣器模块，译码模块，计分器模块，锁定模块等。-VHDL language with four Responder function can not answer after answer, unless the hos
half_adder
- 自己编写的半加器源代码，直接导入工程即可，请下载使用。-Written in their own half adder source code, you can directly import project, please download.
Learning-and-using-the-SDK
- SDK 是嵌入式系统的软件开发工具，在硬件平台的基础上完成相应的软件开发任务， 其基本操作包括：从 XPS 导入硬件平台、建立软件平台、编写软件应用工程、配置芯片以 及硬件调试等流程-SDK embedded systems software development tools, complete the corresponding software development tasks on the basis of the hardware platform, the basic opera
12-ATK-NEO-6M-GPS
- 用keil打开，编译后导入STM32 GPS模块与STM32的协同工作，可以接收并解码GPS的信号。-Use keil to open, compile and import STM32 The GPS module works with STM32 to receive and decode GPS signals.
digital_clock
- vivado 学习资料 数字时钟设计 新建工程后导入相关文件（source）(digital clock Vivado learning materials Digital clock design, new construction, import related documents (source))