CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 毕设

搜索资源列表

  1. VerilogHDL_trafficlight

    0下载:
  2. 采用Verilog HDL语言编写的交通灯控制系统,这是一个完整的毕设课题,分别有分频、显示译码、倒计时和动态显示驱动模块,实用价值很高,
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:354.65kb
    • 提供者:廖耿耿
  1. 3

    0下载:
  2. 基于FPGA的任意信号发生器,毕业设计完整稿,适合做毕设的同学参考-FPGA-based arbitrary signal generator, a complete draft graduation project, suitable for students to complete reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:79.74kb
    • 提供者:王男
  1. sheji

    0下载:
  2. 本科毕设,基于cpld的光栅信号处理,包含源代码和模块框图-Undergraduate Bi is located, based on cpld grating signal processing, including source code and block diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:30.03kb
    • 提供者:紫溪
  1. shuzipingluji

    0下载:
  2. 基于EDA技术的数字频率计设计论文 我的毕设论文-The frequency meter EDA design thesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:114.42kb
    • 提供者:xingyao511
  1. fifo

    0下载:
  2. 毕设做的fifo存储器的代码 希望对大家有用
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:913byte
    • 提供者:赵飞
  1. abc

    0下载:
  2. 卷积码编码器的实现,用的是vhdl语言。这是毕设时做的,已经调通。-Convolutional code encoder implementation, using vhdl language. This is done when the complete set has been transferred through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.92kb
    • 提供者:decoder
  1. motor-positioning-control-vhdl

    1下载:
  2. 步进电机定位控制系统VHDL程序与仿真,绝对能用,经本人毕设测试!-Stepper motor positioning control system and simulation of VHDL program, absolutely can, after I completed the test set!
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-17
    • 文件大小:1.15kb
    • 提供者:卡卡
  1. FIR

    0下载:
  2. 比较好用的滤波器,这是我毕设的一部分,非常好用-Relatively easy to use the filters, this is my part of the complete set, very easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.1mb
    • 提供者:rose
  1. manchester-encoding-VHDL

    0下载:
  2. 曼彻斯特编码解码的代码,在网上找到的。因为毕设需要找到的,特此分享。-Manchester encoding and decoding the code found on the Internet. Need to find the complete set, is hereby share.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:758byte
    • 提供者:鲁韬
  1. OFDMCDA8ofdm(FPGA)

    0下载:
  2. 毕设论文OFDM用FPGA实现的VHDL代码-Complete set of papers OFDM using FPGA VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.48mb
    • 提供者:赵晶
  1. elevator

    0下载:
  2. 电梯fpga程序,好用毕设程序,保管用 电梯fpga程序,好用毕设程序,保管用-The elevator fpga program, you use a program, keeping with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:842.71kb
    • 提供者:权利红
  1. motorkongzhi

    0下载:
  2. 步进电机控制,vhdl程序,好用的程序,毕设可用-Stepper motor control, vhdl program, easy to use program, and is set to complete the available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:2.11mb
    • 提供者:权利红
  1. ping_pangyouxijifpga

    0下载:
  2. 乒乓游戏机控制,fpga程序好用的程序,保你管用,一下就好用,毕设专用-Ping-pong game control fpga program easy to use program, Paul works look like, and is set to complete the special
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:747.83kb
    • 提供者:权利红
  1. freqtestyejingxianshi

    0下载:
  2. 频率计液晶显示,fpga程序好用的程序,保你管用,一下就好用,毕设专用-Frequency meter LCD fpga program easy to use the program, Paul works look like, and is set to complete the special
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:241.22kb
    • 提供者:权利红
  1. traffic_topjiaotongdeng

    0下载:
  2. 模拟实际交通灯控制,fpga程序好用的程序,保你管用,一下就好用,毕设专用-To simulate the actual traffic light control fpga program easy to use program to protect you useful look like, complete set up dedicated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:884.49kb
    • 提供者:权利红
  1. Nios_sram24

    0下载:
  2. 自己的毕设代码。实现用SDRAM运行nios,同时用SRAM保存摄像头数据。中间利用fifo可以保存两帧图像-Own the complete set up code. SDRAM running nios, SRAM save camera data. Intermediate use of fifo can save the image of the two
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:4.53mb
    • 提供者:liuxiaolei
  1. test

    0下载:
  2. 毕设时的程序,nios ii实现计步器计步功能,功能还可以-Albert located at the program, the Nios ii pedometer pedometer function, the function can also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:22.62mb
    • 提供者:李海军
  1. lab1

    0下载:
  2. 一个21位先行进位加法器的代码 交作业和毕设必备,自己写的,不完全地方请指出 -A 21-bit carry-lookahead adder code homework and must complete set up, wrote it myself, not exactly place please indicate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:3.12kb
    • 提供者:lu
  1. CPSK

    0下载:
  2. CPSK的源程序基于FPAG的数字调制器,毕设做的,不知道对你们有用没-CPSK source FPAG based digital modulator, complete set do not know is not useful to you
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.03mb
    • 提供者:王雷
  1. GPU_LDPC+硕士毕设论文详解

    2下载:
  2. QC LDPC的编码译码 代码与论文配套 是研究生毕设 可运行 代码风格优秀(QC LDPC Coding and Decoding Code and Paper Matching are Excellent Style of Running Code for Graduate Students)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-08-20
    • 文件大小:18.83mb
    • 提供者:fadai
« 12 »
搜珍网 www.dssz.com