搜索资源列表
cameralink
- 由于目前基于CameraLink接口的各种相机都不能直接显示，因此本文基于Xilinx公司的Spartan 3系列FPGAXC3S1000-6FG456I设计了一套实时显示系统，该系统可以在不通过系统机的情况下，完成对相机CameraLink信号的接收、缓存、读取并显示 系统采用两片SDRAM作为帧缓存，将输入的CameraLink信号转换成帧频为75Hz，分辨率为1 024×768的XGA格式信号，并采用ADV7123JST芯片实现数模转换，将芯片输出的信号送到VGA接口，通过VGA显示器显示
DCHUFAQI
- 一个典型的时序元件D触发器的VHDL描述,希望对大家有帮助-A typical time-series components of the VHDL descr iption of D flip-flop
multiplier
- 该乘法器是由8位加法器构成的以时序方式设计的8位乘法器。 其乘法原理是：乘法通过逐项移位相加原理来实现，从被乘数的最低位开始，若为1，则乘数左移后与上一次的和相加；若为0，左移后以全零相加，直至被乘数的最高位。-The multiplier is 8-bit adder consisting of time-series design to the 8-bit multiplier. The multiplication principle is: the sum of multiplica
Xilinx_question
- ：ISE5.1i是Xilinx推出的具有ASIC-strength的设计工具，它充分发掘了VirtexⅡPro系列芯片的潜力；Virtex-II Pro 系列芯片的密度是从40,000门到8,000,000门。同4.1i相比，设计人员在编译时所花的时间得到了成倍提高（从100,000/min增加到200,000门/min）并且在器件速度上增加了40 。-: ISE5.1i is a Xilinx introduced a ASIC-strength design tools, which ful
fpga
- 这是我的fpga分析时序心得，比较详细，欢迎下载-This is my fpga analysis of time series ideas and more details, please download
veriloghdl
- Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。-Verilog HDL is a hardware descr iption language, used from the algorithm level, gate-level to switch level design of a variety of
RS232_FIR
- Quartus II was a development tool of CPLD / FPGA by Altera Company. Quartus II provides a fully integrated circuit structure and has nothing with the development package environment, it has all the features of digital logic design, it is including: a
analysis
- 很经典的华为时序分析资料，用于电路的时序分析-Huawei is the classic time series analysis data for circuit timing analysis
DS18b20
- 本设计采用无ROM的8051作为主控制芯片。8051的接口电路有8155，2732和ADC0809等芯片。8155用于键盘/LED显示器接口，2732可作为8031的外部ROM存储器，ADC0809为温度测量电路的输入接口。 本设计温度控制电路是通过可控硅调功器实现的。双向可控硅管和加热丝串联接在交流220V，50HZ交流市电回路，在给定周期内，8031只要改变可控硅管的接通时间便可改变加热丝功率，以达到调节温度的目的。 -This design uses no ROM 8051 as
LPC900_SPI
- LPC900 FLASH单片机，是PHILIPS公司推出的一款高性能、微功耗51内核单片机，主要集成了字节方式的I2C总线、SPI总线、增强型UART接口、实时时钟、E2PROM、A/D转换器、ISP/IAP在线编程和远程编程方式等一系列有特色的功能部件。-LPC900 FLASH MCU is PHILIPS company introduced a high performance, micro-power 51-core chip, a byte-oriented major integr
jiaotd
- 用vhdl编的交通灯程序。。1.正常情况下交叉路口的轮流通行（主道3个LED红、黄、绿控制直行，支道3个LED红、黄、绿）；并要求主干道每次至少放行30秒；支干道每次至多放行20秒； 2.每次绿灯变红灯，要求黄灯先亮5秒钟。 3.特殊情况控制通行方式控制，用按键开关K1控制主道通行，支道禁行，K2控制支道通行，主道禁行，特殊情况控制通行放行。 4.有紧急情况时用按键开关K0控制两道均为红灯； 5.4位LED数码管能够显示双直行方向绿灯和红灯的等待时间；-Vhdl series o
jtd
- 十字路口车辆穿梭，行人熙攘，车行车道，人行人道，有条不紊。那么靠什么来实现这井然秩序呢？靠的就是交通信号灯的自动指挥系统。交通信号灯控制方式很多。本系统采用MCS-51系列单片机AT89C51为中心器件来设计交通灯控制器，实现了能根据实际车流量通过8051芯片的P3口设置红、绿灯燃亮时间的功能；红绿灯循环点亮，倒计时剩5秒时黄灯闪烁警示（交通灯信号通过P1口输出，显示时间通过P0口输出至双位数码管）。本系统设计周期短、可靠性高、实用性强、操作简单、维护方便、扩展功能强。 -The interse
clock-with-alarm-and-timer
- 黑金EP2C5QC808N系列，Quartus 11.0 中编译综合的数字钟，具有实时时钟运行，时钟校准，整点报时以及定时提醒功能，包含全部的工程文件。-Black EP2C5QC808N series, Quartus 11 compilation and synthesis of digital clock, with real-time clock operation, calibration of the clock, the whole point timekeeping, timin
qpsk_demod_use_FPGA
- 根据软件无线电的思想，提出了一种新颖的数字信号处理算法，对QPSK信号的相位进行数字化处理，从而实现对QPSK信号的解调.该算法允许收发两端载波存在频差，用数字锁相实现收发端载波的同步，在频偏较大的情况下，估算频偏的大小，自适应设置环路的带宽，实现较短的捕获时间和较好的信噪性能。整个设计基于XILINX公司的ISE开发平台，并用Virtex-II系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点，符合未来通信技术发展的方向。-According
nano-logic
- 本手册适用于使用NANO-LOGIC CPLD 系列开发板的用户。 一款较高端FPGA 开发板既可以做项目开发也可以配上一个“通用的基础设备接口 板”作为新人培训入门使用 本产品的推出旨在于方便用户扩展基础设备和初学者学习使用。在FPGA 产品的设计 中，在初期调试时为了方便调试和显示程序工作状态，经常会用到大量的调试接口，比 如灯、按键、液晶显示等设备；这些设备既浪费有限的FPGA 资源又浪费宝贵的板卡体 积。本开发板提供了通常用户调试程序所需要的基础输入输出和上位机通
qpskddc
- fpga实现dds和下变频。DDS 技术具有频率切换时间短，频率分辨率高，频率稳定度高，输出信号的频率和相位可以快速切换，输出相位可连续，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数字控制。它在相对带宽、频率转换时间、相位连续性、高分辨率以及集成化等一系列性能指标方面远远超过了传统频率合成技术。因此在现代电子系统及设备的频率源设计中，尤其在通信领域，直接数字频率合成器的应用越来越广泛。-fpga implementation dds and downconversion. DD
方波产生
- 设计一个方波产生电路，并进行功能验证和时序验证。(A square wave generation circuit is designed, and function verification and time series verification are carried out.)
FPGA开发全攻略
- FPGA设计攻略及流程，包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
I2CHDL
- IIc时序逻辑的VHDL源代码，便于时序的调试(VHDL source code of IIc time series logic, easy to debug time series)
ccsuemupc条件跳转(1)
- 设计一个模型机，具体设计要求如下： （1）设计指令系统，要求有取数指令、加法指令、跳转指令、停机指令等 （2）设计指令格式、微指令格式 、微程序 、时序电路 、数据通路，完成cpu的设计。 （3）利用模块化设计，分别设计存储器模块、运算器模块、时序电路模块、微程序控制器模块、显示模块等，最后进行系统的顶层设计，完成复杂模型机的设计与实现测试 （4）根据任务，完成主程序的设计，同时把主程序翻译成目标代码，写入主存，仿真下载测试。(Design a model machine, th