CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - convolution code

搜索资源列表

  1. gongcehngsheji_477-2

    0下载:
  2. 使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真-use of the VHDL simulation software in achieving RSC (recursive convolution system) code encoding and decoding hardware simulation
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:6.13kb
    • 提供者:李超
  1. juanjiqi

    0下载:
  2. 这是一个卷积器的设计,源码值得好好地学习-This is a convolution design, source code should be a good learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-06-05
    • 文件大小:19.4kb
    • 提供者:lzc
  1. Convolution

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:102.06kb
    • 提供者:龚阳
  1. juanji

    0下载:
  2. 采用vhdl语言编写的卷积编码(2.1.7),通过调试可直接下载使用-Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.15kb
    • 提供者:wangminmin
  1. VD-vhdl-Code

    0下载:
  2. this codes are for convolution encoder and Viterbi decoder synthesis and implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:7.37kb
    • 提供者:shishir
  1. convolution

    0下载:
  2. convolution卷积码生成器程序设计及仿真源代码-convolution convolutional code generator source code of program design and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:148.75kb
    • 提供者:ant
  1. f

    0下载:
  2. 为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题,提出一种新型的适用于FPGA特点,路径存储与译码输出并行工作,同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过仿真验证,译码结果正确,得到编码前的原始码元,速度显著提高,译码器复杂程度明显降低,性能优良。-The convolution code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:12.37kb
    • 提供者:wang zhi
  1. convcode

    1下载:
  2. 基于Modelsim的卷积码(2,1,7)的Verilog实现,采用直接生成-Modelsim-based convolution code (2,1,7) and Verilog implementation of direct generation
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-23
    • 文件大小:17.37kb
    • 提供者:郭强
  1. viterbi

    0下载:
  2. 维特比译码,卷积编码,verilog编写,2,1,2编码-Victor than decoding, convolution code, verilog write, 2,1,2 coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.11kb
    • 提供者:洪依
  1. convol_enc

    0下载:
  2. VHDL code for convolution encoder for wimax PHY layer. This design also has control to add controlled amount of noise in encoded output.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.18kb
    • 提供者:zpatel
  1. Convolution-report

    0下载:
  2. 卷积码编解码器实现报告 包括 目的 要求 内容 代码 总结等-Convolutional encoding and decoding the report, including the purpose of the request content code summary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:35.6kb
    • 提供者:邱爽
  1. convotion_decode

    0下载:
  2. 用verilog写的卷积码的编码程序以及viterbi译码程序-Use verilog write convolution code coding procedures and viterbi decoding program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-03
    • 文件大小:35.02kb
    • 提供者:蔡金峰
  1. vhcg_latest.tar

    0下载:
  2. Viterbi algorithm is the most likelihood decode algorithm of convolution code. Viterbi decoder means the VLSI implementation of Viterbi algorithm. In the area of communication, convolution code is very popular, so how to improve the performance a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:638.68kb
    • 提供者:phani
  1. JJ213_program

    0下载:
  2. 卷积码(213)的编译码,VHDL语言编写的整个工程文件,带有仿真结果图。-Convolution code (213) codec, VHDL language of the whole project file with the simulation results shown in Fig.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:294.14kb
    • 提供者:jz
  1. juanjima

    0下载:
  2. 关于MATLAB语言的卷积码的编码与维特比译码-About convolution coding MATLAB language code and Viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:8.63kb
    • 提供者:wss
  1. OFDM_Convolution

    0下载:
  2. 自己写的卷积码,能实现仿真结果,有testbench文件-Write your own convolution code, simulation results can be achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.58mb
    • 提供者:yanhui
  1. conv313

    0下载:
  2. 卷积码编译码(3,1,3)的编码verilogHDL程序-Convolution code codec (3,1,3) coding verilog HDL program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.86mb
    • 提供者:lwy
  1. convolution

    0下载:
  2. This the code for the convolutional and the test bench for this in the verilog code.-This is the code for the convolutional and the test bench for this in the verilog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1023byte
    • 提供者:rion
  1. convolution

    0下载:
  2. Source code for convolution of two complex number is written in Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1007byte
    • 提供者:bcd
  1. 卷积码程序verilog

    0下载:
  2. 用Verilog语言在FPGA下实现卷积程序。(Convolution code utilite by verilog)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-19
    • 文件大小:7kb
    • 提供者:就随风
« 12 »
搜珍网 www.dssz.com