CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - flash clock

搜索资源列表

  1. eda

    0下载:
  2. 利用ATMEL公司的QUETUSii软件编写的verilog语言程序,实现一个带复位、调整时间功能的电子钟,以数码管显示时间,调整时间时调整位闪烁-ATMEL Corporation QUETUSii using software written in verilog language program, the realization of a zone reset, adjust the time function of the electronic clock to digital disp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.52mb
    • 提供者:秦玉龙
  1. clock

    0下载:
  2. 可调式时钟,可对时钟每位进行加减,被调整位闪烁显示-Adjustable clock, each clock can add or subtract, to be adjust-bit flash display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.08mb
    • 提供者:abelwang
  1. DigitalClock

    0下载:
  2. 数字时钟,设置了多个按键,能够完成计时,分计时位闪烁,调整功能。-Digital clock, set the number of keys, to complete a time, sub-bit flash time adjustment function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26kb
    • 提供者:李月天
  1. nios_shi

    0下载:
  2. 由nios ii实现的,用cfi flash与SDRAM共同实现的电子数字时钟,基于sopc的嵌入式代码,所用软件都是9.0版本的,包括quartus ii9.0 和nios ii9.0-Achieved by the nios ii, together with the cfi flash with SDRAM to achieve the electronic digital clock, based on sopc embedded code, the software is versio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.13mb
    • 提供者:liyu
  1. Pulse_Width_Modulator_Altera_MAX_II_CPLD_Design_Ex

    0下载:
  2. 来自于ALTERA官方网站。 本文档详细介绍怎样利用MAX® II CPLD 来实现脉冲宽度调制(PWM)。本设计还利用了MAX II CPLD 的内部用户闪存振荡器,不需要采用专门的外部时钟。 附有verilog源程序。-From ALTERA website. This document details how to use the MAX ® II CPLD to implement pulse width modulation (PWM). This design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:284.55kb
    • 提供者:无小品
  1. FlashTime

    0下载:
  2. 用VHDL编写。称为校时闪烁电路。一般的电子表在校时时都会使被校正的时间不停地闪烁。此模块实现了类似的功能。与我的其它8个模块配套构成一个数字钟。 -Programmed with VHDL. It is called a flashing circuit(when time is being revised).Generally, a digital watch will flash the currently revised time(for example,hour) to let t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:140.25kb
    • 提供者:chzhsen
  1. ee2

    0下载:
  2. 多功能时钟,可预设时间,可预设闹钟,可调数码管亮度,选择调整时,数码管被选中位会闪动-Multi-clock, preset time, preset alarm clock, adjustable LED brightness, select the adjustment, LED will flash the selected bit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.62kb
    • 提供者:chenbing
  1. MSP430-foundation-program-summary

    0下载:
  2. MSP430基础程序汇总,包括:I/O端口、基础时钟模块、TimerA/B、UART、看门狗定时器、比较器、FLASH、ADC等-MSP430-based summary of the program, including: I/O ports, the basic clock module, TimerA/B, UART, watchdog timer, comparators, FLASH, ADC, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:463.23kb
    • 提供者:天下
  1. LPC900_SPI

    0下载:
  2. LPC900 FLASH单片机,是PHILIPS公司推出的一款高性能、微功耗51内核单片机,主要集成了字节方式的I2C总线、SPI总线、增强型UART接口、实时时钟、E2PROM、A/D转换器、ISP/IAP在线编程和远程编程方式等一系列有特色的功能部件。-LPC900 FLASH MCU is PHILIPS company introduced a high performance, micro-power 51-core chip, a byte-oriented major integr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:177.15kb
    • 提供者:
  1. success01

    0下载:
  2. 1、可以分屏显示时、分、秒,可用数码管的小数点“.”代替时、分、秒的分隔符“:”,分屏显示是指由于数码管只有4个,不能同时显示时、分、秒,但可以只显示时、分,或只显示分、秒,通过按键来切换这两种显示方式; 2、可设置时钟的开始时间。设置时,相应的数码管要闪烁,指示当前设置的位置(内容); 3、具有闹铃功能,可以设定闹铃时间。闹铃时间到,LED闪烁进行指示。 -1, can be split-screen display hours, minutes, seconds, used di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.14mb
    • 提供者:凌以封
  1. trafficlight

    0下载:
  2. 一个十字路*通控制系统,其东西,南北两个方向除了有红、黄、绿灯指示是否允许通行外,还设有时钟,以倒计时方式显示每一路允许通行的时间,绿灯,黄灯,红灯的持续时间分别是40、5和45秒。当东西或南北两路中任一道上出现特殊情况,例如有消防车,警车要去执行任务,此时交通控制系统应可由交警手动控制立即进入特殊运行状态,即两条道上的所有车辆皆停止通行,红灯全亮,时钟停止计时,且其数字在闪烁。当特殊运行状态结束后,管理系统恢复原来的状态,继续正常运行- An intersection traffic c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:378.71kb
    • 提供者:patient sun
  1. CC2430

    0下载:
  2. CC2430基础实验源代码,帮助读者快速认知CC2430芯片 ││sch_CC2430ZDK.pdf ││ │├─1.LED │├─2.LCD │├─3.Clock模式 │├─4.External中断 │├─5.Timer中断 │├─6.Stop观看 │├─7.ADC │├─8.Temp传感器 │├─9.Joystick │├─10.UART - 液晶 │├─11.DMA │├─12.ADC_Series │├─13.Flash写作
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:常江
  1. int_osc

    0下载:
  2. CPLD的内部振荡器的应用,内部振荡器是位于用户闪存模块中的 4.4-MHz( 典型输出 ) 时钟源。采用内部振荡器不但减少了元件数量,而且还能够降低系统功耗。-The application of the internal CPLD oscillator, internal oscillator is located in flash memory module of the user 4.4 MHz (typical output) clock source the inside oscil
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.31kb
    • 提供者:王煦
  1. led-shangshuo

    0下载:
  2. 单片机控制LED闪烁,时钟频率为8MHz高频与32KHz下,可切换。-Single-chip control LED flash, the clock frequency of 8MHz high frequency 32KHz, switchable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:18.97kb
    • 提供者:fuxudong
  1. 2

    0下载:
  2. (1)设计一个具有‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 (2)具有手动校时、校分的功能。 (3)闹钟功能,能在设定的时间发出提醒(绿色LED灯闪烁)。 (4)能进行整点报时。从59分50秒起,每隔2秒钟绿色LED灯闪一次,连续5次,达到整点时红色LED灯闪一次。 -(1) design a ' when' , ' points' , ' s' decimal digital display (hour timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2.12kb
    • 提供者:张三
搜珍网 www.dssz.com