数字音频实验测试工程，程序演示了通过I2C 总线对 TLV320AIC23 芯片的控制，各种音频环路，多种采样频率，DMA 音频采集和输出等 测试。程序中有详尽的说明。TLV320AIC23 的控制HDL模块Freedev_aic23 的7 号 寄存器提供了读和写两个端口，分别连接到数字音频芯片的AD 和DA 通道，每次可 读出和写入一个32 位宽的数据，分别是16 位左声道和16 位右声道的采样值。每 次数据就是一次采样的结果。如果是48K 采样率，那么每个数据时间间隔就是

i2c总线模拟，verilog hdl编写的总线模拟控制程序-i2c bus simulation, verilog hdl prepared bus analog control procedures