搜索资源列表
DCTofJPEG
- 用verilog代码写的JPEG压缩核心模块DCT变换之蝶形单元算法-verilog code written using JPEG compression core module DCT's butterfly modules algorithm
fdct
- 反余弦变换编码的verilog算法，经测试通过
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
butterfly-verilog
- VHDL的DCT变换.蝶型算法,很好用的,希望能有帮助-The DCT transform VHDL. Butterfly algorithm, very good with the hope that it can be helpful
SkinDetect
- 基于线性容器肤色分割算法的FPGA实现,verilog源码-Linear container color segmentation algorithm-based FPGAs, verilog source
rgb2hsv
- rgb颜色空间向hsv颜色的空间转换算法，Verilog HDL语言-conversion algorithm of rgb color space to the hsv color space , Verilog HDL language
rgb2ycrcb
- rgb颜色空间向YCrCb颜色空间转换算法，Verilog HDL语言-conversion algorithm of rgb color space to the YCrCb color space , Verilog HDL language
rgb2yuv
- rgb颜色空间向YUV颜色空间转换算法，Verilog HDL语言-conversion algorithm of rgb color space to YUV color space , Verilog HDL language
sobel
- 在FPGA中，采用verilog HDL语言实现图像处理算法sobel，仿真实验通过-In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment
uv_sep_cr
- 运用CatMoor算法原型的YUV444转YUV422的Verilog源码-YUV444 conver to YUV422 using Catmoor Agrithm
junzhilvo
- 图像去噪算法的硬件实现，很完整，verilog语言编写的中值滤波，按模块编写，有3乘3模块，计算模块，计数模块-Hardware implementation of image denoising algorithm is very complete, verilog language median filter, according to the module to write, there are three by three module, calculation module, coun
02_VGA_VIP_YCbCr422_RGB888
- 用Verilog语言实现的视频源YCbCr422转为RGB888的算法，只用三个时钟完成-Verilog language to achieve the video source YCbCr422 to RGB888 algorithm, using only three clock
verilog
- bresenham算法是计算机图形学中为了“显示器（屏幕或打印机）系由像素构成”的这个特性而设计出来的算法，使得在求直线各点的过程中全部以整数来运算，因而大幅度提升计算速度。-Bresenham algorithm is computer graphics for display (screen or printer) is made up of pixels and the characteristics of the designed algorithm, all made in the
soble_test
- verilog soble算法仿真通过。-verilog soble
8-8DCT变换verilogHDL代码
- DCT变换实现图像压缩及嵌入水印等,内含测试文件及DCT算法讲解(Image compression and embedding watermark by DCT transform)
vga_inout_sdram_32bit_143M(2 60)
- 基于AD9884芯片，用Verilog HDL 硬件描述语言来实现图像的抖动处理(Based on AD9884 chip, we use Verilog HDL hardware descr iption language to achieve image jitter processing.)
sobel
- sobel算子的vhdl实现，顶层用verilog(vhdl implement on sobel)
DWT_verilog-code
- 图像压缩是图像处理中的一个重要课题，在减少图像尺寸以实时传输和存储方面起着非常重要的作用。许多标准推荐使用DWT进行图像压缩。DWT的计算复杂度对基于DWT的图像压缩算法的实时使用提出了重大挑战。在本文中，我们提出了一种改进的提升方案来计算近似和详细的DWT系数。修正的方程使用右移运算符和6位乘法器。计算中的层级减少到一个，从而最小化延迟和增加吞吐量。ViTEX-5 FPGA上实现的设计工作在180 MHz，功耗小于1W的功率。该设计占用了FPGA上不到1的LUT资源。所开发的体系结构适合于FP