搜索资源列表
vhdlsynth_fft
- FFT的VHDL源代码的实现与仿真结果，经过FPGA源型机验证，已通过-FFT VHDL source code and the realization of simulation results, after FPGA source aircraft certification, have passed
Bersenham_line
- 程序设计与仿真 利用FPGA驱动LCD显示中文字符“年”的VHDL程序。 --文件名：lcd_driver.vhd。 --功能：FGAD驱动LCD显示中文字符“年”。 -program design and simulation using FPGA-driven LCD display Chinese characters "," VHDL program. -- File Name : lcd_driver.vhd. -- Function : FGAD
rgb_to_yuv
- 运用VHDL代码写好的RGB到YUV的颜色空间变换,整个代码已经ALTERA CYCLONE2系列FPGA上验证通过了.能正常工作.
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
Read
- 这是一个有关实时模拟和数字图像处理的fpga程序-This is a real-time analog and digital image processing procedures for the FPGA
s_filter
- fpga实现图象滤波，实时的实现对输入图象的形态学滤波-FPGA realization of image filtering, real-time realization of the input images of morphological filtering
video_process_base_on_DSPandFPGA
- 基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型 化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管
VIDEO-FPGA
- 视频采集输出实例，FPGA视频采集和输出-Video Capture output examples
DE2_LCM_CCD
- DE2上的基于FPGA的视频开发资料第1部分-DE2 video（part one）
DM642-EVM-OSD_FPGA
- TI DM642 EVM 的OSD-FPGA的完整源代码，VHDL格式的。-The complete source code of the TI DM642 EVM OSD-FPGA, VHDL format.
image-denoising
- 基于FPGA的图像降噪处理，用vhdl实现，对校验噪声有良好的效果。顶层文件是sram_1024_top.vhd，综合连线文件在DIME文件夹中，与FPGA通信的文件在C文件夹-FPGA based image denoising by vhdl, works well when dealing with salt and pepper noise,top level is sram_1024_top.vhd
fpga_generic_egs
- VHDL FPGA 图像处理 数字信号 LSB嵌入-VHDL FPGA image processing digital signal LSB embedding
MakeImageData
- 用Delphi来发生彩色LED显示屏的资料。在VHDL固件里，保存这个资料作为mif样式到ROM架构。终于FPGA芯片显示静止图像在LED屏幕。(We developed Delphi application. This application generate initial data of VHDL firmware. This data has a <*.mif> style. FPGA chip using this initial data displays still