搜索资源列表
Application_in_FPGA_design_of_Matlab_simulink
- 分析了MATLAB/Simulink 中DSP Builder 模块库在FPGA 设计中优点， 然后结合FSK 信号的产生原理，给出了如何利用DSP Builder 模块库建立FSK 信号发生器模 型，以及对FSK 信号发生器模型进行算法级仿真和生成VHDL 语言的方法，并在modelsim 中对FSK 信号发生器进行RTL 级仿真，最后介绍了在FPGA 芯片中实现FSK 信号发生器的设 计方法。
rtl
- 这是FFT2048的源代码，是用verliog编写的-This is a FFT2048 the source code is written in verliog
LIP6488CORE_vdec_h264_intra
- H264 Compress Intra RTL code
LIP6492CORE_zigzag
- Compression ZingZang RTL Verilog source code
two_dimensional_fast_hartley_transform_latest.tar
- RTL Verilog code to perform Two Dimensional Fast Hartley Transform (2D-FHT) for 8x8 points. Presented algorithm is FHT with decimation in frequency domain.
Two-forks-tree-problem
- 二叉树问题 1、 按根、左子树和右子树三部分进行遍历 遍历二叉树的顺序存在下面6种可能： TLR（根左右）, TRL（根右左） LTR（左根右）, RTL（右根左） LRT（左右根）, RLT（右左根） 其中，TRL、RTL和RLT三种顺序在左右子树之间均是先右子树后左子树，这与人们先左后右 的习惯不同，因此，往往不予采用。余下的三种顺序TLR、LTR和LRT根据根访问的位置不同分别 被称为先序遍历、中序遍历和
SDR_using_MATLAB_Simulink
- Software defined Radio using matlab & simulink and the RTL-SDR