搜索资源列表
CLA
- 超前进位加法器得VHDL实现小点资料代码
adder
- 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
VHDL语言100例(普通下载)
- VHDL语言100例 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数 第11例 七值逻辑线或分辨函数 第12例 转换函数 第13例 左移函数 第14例 七值逻辑程序包 第15例 四输入多路器 第16例 目标选择器 第17例 奇偶校验器 第18例 映射单元库及其使用举 第19
adder
- 运用VHDL语言实现四位超前进位加法器。-VHDL language using the four CLA.
add
- 模块采用8 位超前进位加法器实现快速加法运算-Modules use 8-bit adder cascaded fast addition operation
Adder_12bit
- 带进位的12位宽超前进位加法器，可以在工程中直接调用。使用Verilog HDL编写。-A 12-bit wide carry lookahead adder with carry bit, that can be called directly in the project. Written using Verilog HDL.