搜索资源列表
cic512.rar
- 5阶cic滤波器，抽取12倍，的verilog程序，已经通过仿真验证，一、具有很高的速率,5-order CIC filter, collected 12 times the Verilog procedures are by simulation, one with a very high rate
FIRFIR1
- 基于FPGA的FIR串行滤波器设计与实现，本文运用VHDL编写-FPGA-based FIR filter design and implementation of the serial, the paper prepared by the use of VHDL
Chapter_2
- 《FPGA数字滤波器设计》第二章源码，包含VHDL代码和Matlab仿真代码-" The second chapter of the the FPGA digital filter design source code contains the VHDL code and Matlab simulation code
Midian_fpga
- 图像处理中用到的中值滤波，FPGA实现。verilog语言。-Used in image processing median filter, FPGA implementation. verilog language.
DDS
- 第一，DDS模块是一个比较常用的用数字方式实现模拟信号的方法，以前一直只用了频率控制，这一次还通过深入理解用上了相位控制，从这个角度来讲，可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波，然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。 第二，这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟，需要具体说说的是，如果你输出的正弦值是8位的，那么你的计数器的计数范围是在0---255---0，如果你输出的正弦值是9位的，那么你的计数器的计数范围是在0--
20140431
- 这是关于fallow滤波器的设计，设计平台为FPGA，使用verilog语言，希望对使用者能用帮助-This is the fallow filter design, design platform FPGA, using verilog language, and I hope to be able to help users
wuxian-tongxin-matlabaFPGA
- 无线通信的matlab与FPGA设计随书光盘，另外抄录了书中一些光盘中没有的程序代码，非常适合从事数字信号处理、数字滤波器设计、最佳接收机设计的人员学习。-CD attached with book named "design of wireless communication of matlab and the FPGA" , and write down some dodes in the book but not in the CD, very suitable for digital s
EDA
- 采用一种基于FPGA的IIR数字滤波器的设计方案,通过QuartusⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。-IIR digital filter using a FPGA-based design, analyzes the theory and design method of IIR digital filter, then through QuartusⅡ de
ditong50
- 基于fpga的fir滤波器，截止频率50k，阶数为32，用FDatool实现-Fpga based fir filter cutoff frequency 50k, order of 32, with FDatool achieve
Digital-signal-process-of-PFGA
- 数字信号处理 包括滤波器IIR FIR CORDIC的FPGA实现 资料中是VHDL语言 相应的配套包verilog程序-Digital signal processing includes a filter IIR FIR CORDIC on FPGA is VHDL language data corresponding supporting package verilog program
cic3_decimator
- 积分梳状滤波器(CIC)设计在FPGA上的应用-Application of integral comb filter (CIC) for FPGA
Dec2bin
- 十进制数转换成二进制补码，并将结果写入txt。低通滤波器设计、多相滤波器组设计，并将系数写入txt或者coe文件，可用于FPGA设计-Decimal numbers into binary complement, and writes the result txt. Low-pass filter design, polyphase filter bank design, and coefficient writing or coe txt file that can be used for F