CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 其它 搜索资源 - verilog 算法

搜索资源列表

  1. speech

    0下载:
  2. 用verilog HDL实现自相关算法! RTL级可综合代码! 通过modelsim5.6仿真和quartusii7.1综合!-Verilog HDL using auto-correlation algorithm to achieve! RTL-level code can be integrated! Through simulation and modelsim5.6 integrated quartusii7.1!
  3. 所属分类:Speech/Voice recognition/combine

    • 发布日期:2017-03-29
    • 文件大小:3.28kb
    • 提供者:ji
  1. 8_oeder_signed_parellel_DA_FIR

    0下载:
  2. 本程序使用Verilog编写的程序。 本例是1个8阶对称系数的FIR滤波器,采用并行分布式算法。输入位宽为12位,输入是有符号的,即有正有负。-it s a program with Verilog
  3. 所属分类:assembly language

    • 发布日期:2017-04-03
    • 文件大小:2.05kb
    • 提供者:张树林
  1. verilog-for-AES-algorithm

    0下载:
  2. 介绍了verilog HDL语言对AES算法进行数据加解密。-Introduced the verilog HDL language to AES algorithm for data encryption and decryption.
  3. 所属分类:assembly language

    • 发布日期:2017-11-03
    • 文件大小:75.52kb
    • 提供者:xiaochen
  1. CooperativeCommunication

    0下载:
  2. 1. 研究空时分组码的编译码原理及算法; 2. 研究了几种不同的协作分集系统模型和协作分集协议; 3. 将空时分组码编译码器与协同通信用硬件描述语言Verilog实现,并在ISE集成环境中综合仿真,结果正确后下载到FPGA电路板上; 4. 用示波器观察输出数据是否正确,验证空时分组码协同通信的性能。 -1. Decoding Principles of space-time block codes and algorithms 2. Study several differen
  3. 所属分类:source in ebook

    • 发布日期:2014-08-29
    • 文件大小:10.06mb
    • 提供者:牧童
  1. adder

    0下载:
  2. 这是一个最简单的四位的全加器设计,由两个半加器构成,采用的是VERILOG的算法级和门级描述的。-This is one of the easiest of the four full adder design, consists of two half-adder, the VERILOG algorithm-level and gate-level descr iptions.
  3. 所属分类:ELanguage

    • 发布日期:2017-11-16
    • 文件大小:164.76kb
    • 提供者:邢金丹
  1. cf_cordic_latest.tar

    0下载:
  2. CORDIC算法 Verilog代码 支持8位、16位和32位-CORDIC Algorithm Verilog code
  3. 所属分类:MPI

    • 发布日期:2017-04-24
    • 文件大小:450.11kb
    • 提供者:HK
  1. FPGA-implementation-of-dsp

    0下载:
  2. 《数字信号处理的FPGA实现》一书的源代码,包括verilog和VHDL版本。该书是算法的硬件实现的权威书籍。-" FPGA digital signal processing," a book of the source code, including verilog and VHDL versions. The book is the definitive book on the algorithm for hardware implementation.
  3. 所属分类:source in ebook

    • 发布日期:2017-05-02
    • 文件大小:517.54kb
    • 提供者:
  1. code

    0下载:
  2. 用Verilog写的采用LSM算法的自适应性FIR滤波器,有testbench和主体代码,亲测可用-Written using Verilog LSM algorithm using adaptive FIR filters, and the body has testbench code, pro-test available
  3. 所属分类:LabView

    • 发布日期:2017-04-15
    • 文件大小:6.46kb
    • 提供者:Mary
  1. CORDIC

    0下载:
  2. 基于FPGA的实现CORDIC算法的实现,本算法是Verilog语言编写的-FPGA implementations achieve CORDIC algorithm, the algorithm is the Verilog language
  3. 所属分类:MPI

    • 发布日期:2017-04-11
    • 文件大小:1.5kb
    • 提供者:刘江
  1. digital-equalizer-Verilog

    1下载:
  2. 硕士论文。主要包括:1、均衡器的设计原理 2、码间串扰与均衡原理 3、自适应均衡算法,主要介绍迫零算法、LMS算法、RLS算法 4、LMS自适应均衡器的Verilog设计 5、以上算法的matlab仿真-Master thesis. The main contents are as follows: 1, the design principle of the equalizer 2, intersymbol interference (ISI) and equilibrium principl
  3. 所属分类:Speech/Voice recognition/combine

    • 发布日期:2017-05-09
    • 文件大小:1.84mb
    • 提供者:七夜雨
  1. 夏老师讲义保存

    0下载:
  2. 书中的内容从算法和计算的基本概念出发,讲述如何由硬件逻辑电路来实现复杂数字逻辑的方法和技术。(The content of the book is based on the basic concepts of algorithms and computing, and describes how to implement complex digital logic by hardware logic circuits.)
  3. 所属分类:书籍源码

    • 发布日期:2018-01-09
    • 文件大小:95.01mb
    • 提供者:唐風汉骨
搜珍网 www.dssz.com