搜索资源列表
CLA
- 超前进位加法器得VHDL实现小点资料代码
adder
- 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位
adder
- 运用VHDL语言实现四位超前进位加法器。-VHDL language using the four CLA.
Adder_12bit
- 带进位的12位宽超前进位加法器，可以在工程中直接调用。使用Verilog HDL编写。-A 12-bit wide carry lookahead adder with carry bit, that can be called directly in the project. Written using Verilog HDL.