搜索资源列表
fpga时钟设计
- 无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操 作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将 导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可 分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上 述四种时钟类型的任意组合。-without the expense of discrete logic, programmable l
FPGANew_DDS
- 在无线传送领域,基于FPGA 的DDS 实现的几种方式-areas of the wireless carrier, based on FPGA DDS achieved in several ways
DDStheuseofFPGAsina
- DDS技术应用于FPGA实现正弦波（周期信号）的产生-DDS technology for FPGA sine wave (periodic signals) have
基于VHDL的DDS信号发生器
- 本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz～20KHz，幅度的峰 峰值为0.3V～5V两路信号之间可实现0°～359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计
串口调试器
- 单片机、FPGA串口调试器，用于测试设备是否实现串口通信