搜索资源列表
shuzizhongsheji
- 多功能数字钟设计 一、设计任务： （一）主体功能 用HDL设计一个多功能数字钟，包含以下主要功能： 1.计时及校时，时间可以24小时制或12小时制显示 2.日历：显示年月日星期，及设定设定功能 3.跑表：启动/停止/保持显示/清除 4.闹钟：设定闹钟时间，整点提示 -multifunctional design of a digital clock, design tasks : (1) the main function of HDL design with a
shuzizhong
- 设计要求：（1）利用单片机组成数字钟与电子跑表 （2）利用4位LED显示器显示数字钟的时、分，秒用时分间的小数点闪烁指示；跑表秒为单位，格式***.* (3)数字钟与跑表通过一个“钟/表”键乒乓切换 (4)通过“时”键与“分”键分别校正时和分，每按一次对应加1，跑表状态下这两个键无效。 （5）跑表状态下，按“开始”键计时，“停止”键停止，数字钟状态下这两键无效。 -数字钟设计部分及流程图
paobiao
- 实现数字跑表功能，该跑表具有复位、暂停、秒表计时等功能。-Digital stopwatch function, the stopwatch with a reset, pause, stopwatch timer functions.
pao
- 基于CycloneIII系列的FPGA，EP2C5Q208C8的数字跑表系统设计。-FPGA based on CycloneIII series EP2C5Q208C8 digital stopwatch system design.
shuzishizhong-verilog
- 基于2410开发板数字时钟的开发，实现了计时，日期，跑表的功能-Based on the development of the 2410 development board digital clock, a time, date, stopwatch function
verilog_example
- verilog实例，多路器，除法器，数字跑表的多种实现方法-verilog example, the multiplexer, a divider, a digital stopwatch many implementations
shuzipaobiao
- 数字跑表，具有复位，暂停，秒表计时等功能。分为时钟输入，复位和启动，暂停。。。 复位信号高电平有效，可对跑表异步清零。-Digital stopwatch with reset, suspend, stopwatch and other functions. Divided clock input, reset, and start, pause. . . Active high reset signal, can stopwatch asynchronous clear.