本系统使用VHDL语言进行设计，采用自上向下的设计方法。目标器件选用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 进行VHDL程序的编译与综合，然后用Modelsim Xilinx Edition 6.1进行功能仿真和时序仿真。

FPGA环境的搭建，安装altera qaurtus ii 11.1和modelsim 6.5d se 图形化简单实用。-FPGA environment to build, install altera qaurtus ii 11.1 and modelsim 6.5d se graphically simple and practical.