CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 搜索资源 - verilog architecture

搜索资源列表

  1. risc8

    0下载:
  2. 经典计算机体系结构RISC8的源代码(Verilog),包括CPU、内存、寄存器等的实现-classic computer architecture RISC8 the source code (Verilog), including CPU, memory, such as the realization Register
  3. 所属分类:软件工程

    • 发布日期:2008-10-13
    • 文件大小:81.72kb
    • 提供者:snake
  1. VLSI_Architectures_for_ECC

    0下载:
  2. This thesis devoted to several efficient VLSI architecture design issues in errorcorrecting coding, including finite field arithmetic, (Generalized) Low-Density Parity- Check (LDPC) codes, and Reed-Solomon codes.-This thesis is devoted to sever
  3. 所属分类:行业发展研究

    • 发布日期:2013-10-12
    • 文件大小:1.02mb
    • 提供者:MicroSam
  1. BCH

    0下载:
  2. 有效的并行编码器对于长BCH编码的 大家放心 真的号死后和很好评的-Area efficient parallel decoder architecture for long BCH codes
  3. 所属分类:Document

    • 发布日期:2017-03-23
    • 文件大小:154.57kb
    • 提供者:王喜爱
  1. Verilog_shuzisheji

    0下载:
  2. 本章的目的是想通过对数字信号处理、计算(Computing)、算法和数据结构、编程语言和 程序、体系结构和硬线逻辑等基本概念的介绍,了解算法与硬线逻辑之间的关系从而引入 利用Verilog HDL 硬件描述语言设计复杂的数字逻辑系统的概念和方法。向读者展示一种 九十年代才真正开始在美国等先进的工业国家逐步推广的数字逻辑系统的设计方法-Purpose of this chapter is to through digital signal processing, computing (
  3. 所属分类:Document

    • 发布日期:2017-06-14
    • 文件大小:21.74mb
    • 提供者:王双
  1. 高速图像压缩编码器的VLSI结构设计研究

    0下载:
  2. 高速图像压缩编码器的VLSI结构设计研究.kdh 相当有水平的博士论文。里面详细讲到了如何设计小波变换VLSI结构。并对verilog hdl设计结构进行了评估-The high-speed image compression VLSI architecture design of the encoder the study. Kdh quite the level of Ph.D. thesis. Which talked about in detail how to design VLSI
  3. 所属分类:行业发展研究

    • 发布日期:2017-11-01
    • 文件大小:1.65mb
    • 提供者:木阮清
  1. latch

    0下载:
  2. Abstract—Power is becoming a precious resource in modern VLSI design, even more so than area. This paper proposes a novel architecture for modular, scalable &reusable hybrid constant co-efficient multiplier (KCM) circuit. Comparison is made b
  3. 所属分类:Communication

    • 发布日期:2017-05-02
    • 文件大小:546.61kb
    • 提供者:Bahu
  1. ME-Project-Reference

    0下载:
  2. This project used code verilog to load on Kit Xilinx Spartan 3A. Wireless Sensor Nodes Processor Architecture and Design.I prefered on the internet
  3. 所属分类:Project Design

    • 发布日期:2017-04-28
    • 文件大小:193.13kb
    • 提供者:thuanbk
  1. 171421 Assignment 4 Research Methodology

    0下载:
  2. research SDN architecture NFV
  3. 所属分类:文章/文档

    • 发布日期:2017-12-30
    • 文件大小:672kb
    • 提供者:Reeves
  1. surendar

    0下载:
  2. lp scan architecture
  3. 所属分类:文章/文档

    • 发布日期:2018-01-07
    • 文件大小:3.42mb
    • 提供者:paddu93
搜珍网 www.dssz.com