搜索资源列表
cic-cosinefilter
- cic滤波器和COSine滤波器级联，改进了cic的矛盾。英文文章-cic filter and filter cascade CoSine improved cic contradiction. English articles
cic_filter_Implemention_based_on_FPGA
- cic滤波器的FPGA实现的一篇文章,软件无线电中常用ｃｉｃ滤波器进行采样速率的转换，很好的满足了抗混叠效应的要求-cic filter Implemention based on FPGA
cic_compiler_ds613
- cic补偿滤波器的源代码，有帮助的，好用。没有问题-cic com filter
jifenlvboqi
- 为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,常采用多速率处理技术.多速率处理过程中需要使用积分梳状滤波器、半带滤波器和高阶FIR滤波器.在分析了积分梳状滤波器的结构和特性的基础上,阐述了多级cic滤波器一种高效的FPGA实现方法,该方法的正确性和可行性通过Quartus Ⅱ的时序仿真分析得以验证,实际中可以推广应用.-In order to solve software-defined radio communications system after I
cic
- 有关于cic抽取滤波器的FPGA分析研究和实现-Decimation filter on the FPGA cic Analysis and Implementation
cic_Decimator_2stages
- --Filename: gh_cic_decimation_m1.vhd -- --Descr iption: --cic Decimation filter m = 1. -- --Copyright (c) 2005, 2006 by George Huber --an OpenCores.org Project --free to use, but see documentation for conditions -- -- Revision
cic
- 基于FPGA的cic滤波器设计方案，可做思路的参考，PDF版本。-FPGA-based cic filter design, ideas do reference, PDF version.
cic-filter
- 采用多级级联方法降低了对硬件运算速度的要求，有利于实时处理；采用余弦滤波器改善了阻带衰减不足；内插二阶多项式滤波器补偿了 cic 滤波器通带内的衰减；抗混叠低通滤波器减小了混叠影响-Using multi-stage cascade approach reduces hardware requirements for computing speed, real-time processing in favor cosine filter improves the stop-band atten