搜索资源列表
aticle
- 一篇介绍基于FPGA的UART电路的设计的文章。-introduced a UART-based FPGA circuit design articles.
fpga_uart
- 用FPGA器件实现UART核心功能的一种方法.doc-FPGA devices with UART core functions to achieve a method. Doc
xapp341
- verilog uart for spartan 3 fpga, its great
uart
- fpga uart 原程序 uart 原程序 -fpga uart of the original program uart of the original program uart of the original program uart of the original program
FPGA_RS232
- 为增加系统稳定性，减小电路板面积，提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在Xilinx ISE环境下设计与仿真。最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性，可根据需要实现功能的升级、扩充和裁减。-In order to increase system stability, reduce board space, presents a FPGA-based asynchronous ser
FPGA_UART
- 介绍了UART的基本特点，提出了一种UART收发器的FPGA实现方法，实现了FPGA与其他数字系统的直接通信，测试结果表明用该UART模块实现的串行通信高速、稳定、可靠．-Describes the basic characteristics of UART presents a UART transceiver FPGA implementations to achieve the FPGA and other digital systems, direct communication, te
ThedesignofUniversalAsynchronousReceiverTransmitte
- 本课题所设计的UART支持标准的RS．232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用口模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场
FPGA--uart(verilog)
- verilog uart 源码，编译器ISE9.1i版本，很有用的源码-verilog uart code
FPGA---buld-gennerate
- verilog uart 源码，编译器ISE9.1i版本，很有用的源码-verilog uart code
uart1
- Here the implementation code is for uart on fpga with a baud rate of 96-Here the implementation code is for uart on fpga with a baud rate of 9600
Zynq-Mini-ITX-Rev-E
- Zynq Mini-ITX 单芯片可编程SOC(ARM+FPGA)开发板电路原理图 -Zynq Mini-ITX Development Board Schematics the Zynq Mini-ITX development board features 2 GB DDR3 SDRAM, PCIe Gen2 x16 Root Complex slot (x4 electrical), SATA-III interface, SFP interface, QSPI Flash me