搜索资源列表
PLL(pdf)
- 锁相环的设计方法介绍（PLL），可作为设计的参考。-Design method for PLL (PLL), can be used as a reference design.
ADLL-verilog-code
- 数字锁相环的设计代码，完整的，希望能帮到大家-PLL phase-locked loop
ModelSim-for-PLL
- 基于Verilog在的PLL的IP核仿真测试，环境为ModelSim-Verilog-based IP cores in the PLL simulation test environment for ModelSim