CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 文档资料 编程文档 搜索资源 - Verilog source code

搜索资源列表

  1. iic_master

    0下载:
  2. it is a iic source verilog code with its testcase which can act only as master
  3. 所属分类:Communication

    • 发布日期:2017-03-25
    • 文件大小:3.01kb
    • 提供者:nifrad
  1. vga

    0下载:
  2. VGA驱动及显示程序,用Verilog编写代码实现VGA的驱动和显示,并且提供了测试程序Testbench通过测试能得到正确的时序波形。-the source code for driving VGA and displaying the images,the testbench was offered.
  3. 所属分类:Communication

    • 发布日期:2017-03-29
    • 文件大小:102.32kb
    • 提供者:chenguohao
  1. verilog_dpll_

    0下载:
  2. 该源代码是用FPGA实现数字锁相环的逻辑,有需要的可以借鉴参考一下。-The source code is to use FPGA implementation of digital phase-locked loop logic, those in need can draw reference.
  3. 所属分类:Communication

    • 发布日期:2017-04-06
    • 文件大小:3.43kb
    • 提供者:何柳
  1. juanjima

    0下载:
  2. 231卷积码的verilog实现,前面是详细的文档说明,有源程序,绝对原创-Verilog achieve 231 convolutional code, preceded by a detailed descr iption of the document, the source, the absolute originality! ! ! !
  3. 所属分类:Communication

    • 发布日期:2017-11-11
    • 文件大小:70.55kb
    • 提供者:shaojian
  1. jiaozhi

    0下载:
  2. 完成通信系统中数据交织器的设计的设计,要求用Verilog HDL编程,包括源程序,仿真波形和实验结果及分析结论等。 -Completed the design of the communication system data interleaver design requirements using Verilog HDL programming, including source code, simulation waveforms and experimental results an
  3. 所属分类:Communication

    • 发布日期:2017-11-14
    • 文件大小:1.3mb
    • 提供者:林健
  1. Cy7C68013_SLAVE-FIFO_Verilog

    0下载:
  2. 针对CY7C68013在SLAVE FIFO 模式下读写Verilog源代码-For CY7C68013 in the SLAVE FIFO mode to read and write Verilog source code
  3. 所属分类:Communication

    • 发布日期:2017-05-07
    • 文件大小:1.14mb
    • 提供者:王大锤
搜珍网 www.dssz.com