CDN加速镜像
|
设为首页
|
加入收藏夹
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
OpenCV
网络编程
游戏源码
算法
更多...
登陆
|
会员注册
当前位置:
首页
资源下载
搜索资源 - 秒表 倒计时 verilog
下载资源主分类
源码下载
Web源码
开发工具
文档下载
其它资源
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
搜索资源列表
key_display
0
下载:
秒表 verilog 程序非常适合刚接触 vreilog语言的人学习-Stopwatch verilog program is ideal for people new to vreilog language learning
所属分类:
VHDL-FPGA-Verilog
发布日期:2017-04-03
文件大小:365.03kb
提供者:
张江
DianZiZhong
0
下载:
智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时-Alarmclock Verilog HDL
所属分类:
VHDL-FPGA-Verilog
发布日期:2017-04-16
文件大小:10.38kb
提供者:
豪哥
搜索导航
加入会员
帮助指南
版权投诉
什么是搜珍网
友情链接
站点地图
联系我们
搜珍网 www.dssz.com
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有!
粤ICP备11031372号
1999-2046
搜珍网
All Rights Reserved.