搜索资源列表
D触发器的设计
- D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
触发器2
- sql中触发器的使用-sql which trigger the use!
jk触发器
- 基于matlab的jk触发器，已通过运行。
带同步清0、同步置1 的D 触发器
- 带同步清0、同步置1 的D 触发器, Verilog HDL 源码
R-S触发器
- R-S触发器的vhdl语言描述
D-S触发器设计
- EDA程序写d-s触发器
rs_1.rar
- rs触发器的设计，是用vhdl实现的，欢迎下载。,rs flip-flop design is achieved using vhdl.
dff
- 用vhdl编写的D触发器，锁存器等，不需帐号就可自由下载此源码-VHDL prepared using D flip-flops, latches and so on, no account can be a free download this source
my_reg
- D触发器，Verilog实现，配有实验说明文档。-D flip-flop, Verilog implementation, with experimental documentation.
dff1
- vhdl maxplus d触发器最基本的定义 自己看看有没有用-vhdl maxplus d trigger the most basic definition of their own to see if there is no use
S147.7
- oracle 触发器和游标基础实例 天气预报触发器 玩具进销存-oracle dos toy weather
Y_0D
- 带同步置1、异步清0的D触发器。详细的讲解，易懂。(D flip-flop with synchronous 1 and asynchronous clear 0. Detailed explanation, easy to understand.)
Exp302
- 这是一个在quartus2上写好的JK触发器，下载并运行其中quartus文件即可。(This is a JK trigger written on quartus2, downloading and running the quartus file.)
shiyanjiu
- 学习verilog时写的D触发器实验代码(D flip-flop experimental code written when learning Verilog)
shiyan9
- 学习verilog时写的D触发器源代码，供大家参考(D flip-flop experimental code written when learning Verilog)
触发器
- 一个简单的触发器，用于eda实验和电子技术综合实验(A simple digital trigger)
T-触发器
- 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路。(A circuit with the function of holding and turning)
SPComm触发器
- 需要安装spcom控件，提高串口4针和7针进行输出，可以模拟触发电平，启动或停止工业设备，如变频器的运行和停止。(Need to install SPCOM controls, increase the serial port 4 and 7 needles for output, can simulate the trigger level, start or stop industrial equipment, such as the operation and stop of the fr
SqlServer存储过程和触发器介绍总结
- 对SqlServer中存储器和触发器的基本使用进行了全面总结(The basic use of SqlServer's memory and trigger summarized.)
采购订单及委外订单由采请单下推后申请单行业务关闭触发器
- 采购订单及委外订单由采请单下推后申请单行业务关闭触发器