搜索资源列表
board123
- 1 本程序为DSK板的初始化过程。 2.当DSP的主时钟频率为50MHz时，计算锁定时间定时器PLLCOUNT的值，并修改相关程序。 3.将主时钟的频率分别设置为50MHz、20MHz、10MHz、5MHz，通过观察LED指示灯的闪动频率来验证程序运行是否正确。-a procedure for DSK board initialization process. 2. When DSP master clock frequency of 50MHz, calculation time lo
DEMO1_KEY_LED
- KX_DVP3F型FPGA应用板/开发板（全套）包括： CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。 RS232串行接口；VGA视频口 高速SRAM 512KB。可用于语音处理，NiosII运行等。 配置Flash EPCS2， 10万次烧写周期 。 isp单片机T89S8253：MCS51兼容单片机，12
shiyan3niu
- 1.利用FLEX10KE系列（EPM10K100EQC240-1X）的CLOCKBOOST （symbol:CLKLOCK）,设计一个2倍频器，再将该倍频器2分频后输出。 对其进行时序仿真。 2.设计一个数据宽度8bit，深度是16的 同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz， 将1－16连续写入FIFO，写满后再将其读出来（读空为止）。 仿真上述逻辑的时序，将仿真
AVR_IMU_1
- 卡尔曼滤波在AVR单片机的应用，引脚接法：PC1 (ADC1) Y Accel (Pin 8) PC2 (ADC2) Z Accel (Pin 7) PC3 (ADC3) X Rate (Pin 3) PC4 (ADC4) Y Rate (Pin 4) PC5 (ADC5) VRef (Pin 5) - Currently, this project assumes the AVR ATmega168 MCU is hosted on the AVR STK5
ads7870
- /// The basic specs of the ADS7870 are: /// - Fast SPI interface (up to 20MHz) /// - 12-bit results /// - 8 single-ended or 4 differential input channels /// - Programmable gain stage (1,2,4,5,8,10,16,20x gains) /// - Software or
ad9850test
- 本程序为单片机控制ad9850 DDS产生1~20MHZ任意频率值正弦波的程序，可通过修改子程序参数完成频率的设定。-This procedure for the single-chip control ad9850 DDS have 1 ~ 20MHZ arbitrary value of sine wave frequency of the procedure can be completed by modifying the frequency of subroutine paramete
upload
- Hello everybody, I d like to share some of my routines which are based upon Neutone s ideas. We use this code in our welding machines successfully for more than 2 years now. The protocol is built like this: Firstly the MASTER scans the bu
PulseCompress
- 编写利用FFT实现脉压的ADSP测试程序，DSP平台为TigerSHARC处理器，编程语言不限，完成脉压计算。波形数据的采样频率为20MHz,信号的调频带宽1~10MHz可以选择，脉冲宽度20~200us可以选择。将MATLAB中产生的零中频线性调频信号的波形数据，导入VDSP++中，利用软件的仿真功能，运行程序，并且观察结果。统计计算脉压前后脉冲宽度的变化，脉压的增益。比较不同窗函数对脉压输出脉冲幅度和宽度的影响。统计不同条件下的运行周期数。-failed to translate
multipath_code
- 设计一完整的移动通信系统物理层传输方案 (WiMAX场景)： 试设计一完整的移动通信系统物理层传输方案并用MATLAB程序实现，要求满足以下指标： 1. 数据速率：5km/hr的移动速度下可实现60Mbps，同时在120km/hr的移动速度下可实现10Mbps，且Eb/No小于20dB时可实现误比特率Pe <= 10-4 2. 信号带宽为20MHz，工作在2GHz频带 3. 信道模型: COST207模型的6径瑞利信道(可参考程序 multipath_code.zip)
3.5GHz--channel-measurements
- 在3.49-3.51GHZ频段内的典型中国城市环境下，地面信号衰落仍服从经典的指数对数分布。在中度误差（σx =10.291）下，路损指数在3.1-3.7之间。半径2公里的小区内，RMS时延在3-4微秒之间；典型的办公室环境中，存在直达径时RMS时延小于0.1微秒。在城市环境中，多径现象很明显，主要由高层建筑物引起，并以簇的方式存在。在城市中低速移动条件下（接收机移动速度小于100 Km/h）某一强径的生存时间通常超过10分钟，但相对到达时间会发生滑动。单一小区内的传播环境具有一定相关性，如果存
1-wire
- 在没有专用总线主机的情况下，微处理器可以轻松地产生1-Wire时序信号（ATMEGA168-20AU 晶振20MHz）-In the absence of dedicated bus master case, the microprocessor can easily generate 1-Wire timing signal (ATMEGA168-20AU crystal 20MHz)
PowerView4_3_86_N2
- IT设备电源质量测试仪直流测试功能需求 目的及用途： 1、测试现有的交流电服务器是否能使用直流供电； 2、直流供电的电压范围； 3、直流供电后的功率； 技术指标及安全要求： 1、 测试仪直流输出电压范围：标称值240V，可调范围200～300 V。输出电压可设置。 2、 输出电流10A。 3、 稳压精度应优于±1 。直流输出端在0MHz～20MHz频带内的峰—峰值电压应不大于输出电压标称值的0.5 。 4、 输出正负极与地需隔离。 5、 在默认情况下
eda
- EDA 正弦信号发生器：正弦信号发生器的结构有四部分组成，如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6，6位计数器或地址发生器CN6，正弦波数据存储器data_rom。另外还需D/A0832（图中未画出）将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟，输出一路分频的频率为32MHZ的片内时钟，与直接来自外部的时钟相比，这种片内时钟可以减少时钟延时和时钟变形，以减少片外干扰 还可以改善时钟的建立时间和保持时
dds_synthesizer_latest.tar
- 基于FPGA的DDS信号发生器，1-20Mhz。调试通过。-FPGA-based DDS signal generator ,1-20Mhz. Through debugging.
vhdl_text3
- 设计一个数据宽度8bit，深度是16的 同步FIFO(读写用同一时钟)，具有EMPTY、FULL输出标志。 要求FIFO的读写时钟频率为20MHz， 将1－16连续写入FIFO，写满后再将其读出来（读空为止）。 仿真上述逻辑的时序-Design a data width 8bit depth of 16 the synchronization FIFO (read and write with the same clock), EMPTY, FULL output fla
ofdm_with_noise
- Extremely high performance radio-access technology that offers full vehicular speed mobility and that can readily coexist with HSPA and earlier networks. OFDM/OFDMA technology is introduced for the LTE downlink, supporting very high data rates of up
ofdm_without_noise
- Technology that offers full vehicular speed mobility and that can readily coexist with HSPA and earlier networks. OFDM/OFDMA technology is introduced for the LTE downlink, supporting very high data rates of up to 300Mbps while Single-Carrier FDMA (SC
URBANPATHLOSSMODEL
- The overall objective for LTE is to provide an extremely high performance radio-access technology that offers full vehicular speed mobility and that can readily coexist with HSPA and earlier networks. OFDM/OFDMA technology is introduced for the LTE d
OKUMURA
- mobility and that can readily coexist with HSPA and earlier networks. OFDM/OFDMA technology is introduced for the LTE downlink, supporting very high data rates of up to 300Mbps while Single-Carrier FDMA (SC-FDMA) is used in the uplink with data rate
##pinlvji
- 单片机频率计 系统采用单片机+分频模块+整形模块+lcd1602液晶显示+按键设计而成。 频率的测量范围为1Hz—20MHz能测量各种周期信号，能测出正弦波、三角波或方波等波形的频率。通过LCD1602液晶显示屏显示检测到的即时频率数值(最多8位数，单位为Hz)(SCM frequency meter system uses single-chip + frequency module + plastic module +lcd1602 LCD + button design. The fr