搜索资源列表
FPGAUART
- 一个基于FPGA的串口程序,已经经过验证,对用FPGA做串口的朋友提供参考和借鉴!-an FPGA-based serial procedures have proven, right Serial do with FPGA reference for a friend and borrow!
DDR-SDRAM_IP_core
- DDR-SDRAM接口模块verilog源代码，可用作IP核使用，已在FPGA上验证-DDR-SDRAM interface module verilog source code, can be used as IP cores to use, proven
157
- Encryption algorithms are becoming more necessary to ensure data is securely transmitted over insecure communication channels. FOX is a recently developed algorithm and its structure is based on the already proven IDEA (International Data E
c_xapp260
- xilinx应用指南xapp260的中文翻译版本。利用 Xilinx FPGA 和存储器接口生成器简化存储器接口。本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR SDRAM 应用到像 667 Mb/sDDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。-The use of Xilinx FPGA and Memory Interface Gen
szjdyccs
- 针对数字信号通过基带系统远程传输问题, 分析了对信号进行编码和频谱变换的原理。在系统结构设计的基础上, 重点介绍了采用FPGA 编程实现基带信号编码、频谱变换、位定时提取的过程, 给出了关键环节的仿真波形。利用伪码对实际系统进行了测试, 证明能可靠地完成基带信号的传输。-For digital signal through the base-band system long-distance transmission problem, analysis of the signal coding
w11_latest[1].tar
- 该项目包含一个完整的PDP - 11系统：一个内存管理单元七十○分之十一的CPU，但没有浮点单元，一组基本的单总线外围设备（DL11，LP11，PC11，RK11/RK05），以及最后但并非最不重要的一用于SRAM和PSRAM高速缓存和内存控制器。该设计的FPGA验证，目前运行Digilent的S3BOARD和NEXYS2板和靴子第5版的UNIX和2.11BSD UNIX操作系统。-The project contains a complete PDP-11 system: a 11/70 CP
LCD12864
- lcd12864程序，采用Verilog语言编写，在CPLD开发板上经过验证，正确无误，实现显示英文的功能，希望对大家有用-lcd12864 procedure for the Verilog language, proven in the CPLD development board, correct, implement the function displayed in English, we hope to be useful
spafhisiPS2
- FPGA PS2实验经验证使用过可以用的程序！欢迎下载！-FPGA PS2 proven experimental procedures can be used! Welcome to download!
FPGA
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。-In digital circuit design, timing design is a main indicator of performance in high-level
ask
- 利用fpga 做的ask调制，程序简单易懂， 经过验证通过测试，绝对好用。-Do ask to use fpga modulation, the program easy to understand, proven through testing, is absolutely easy to use.
song
- FPGA中实现的音乐播放器,程序简洁,精练,可以举一反三,设计自己的音乐合成器,经过验证.-The FPGA' s music player, the program is simple and concise, you can learn by analogy, design your own music synthesizer, proven.
shumaguandongtaixianshi
- FPGA数码管实验veilog代码实现，经过验证成功运行-FPGA digital control experiment veilog code, a proven successful operation
i2c.tar
- I2C verilog IP, can be synthesized and fpga proven.
DDS
- DDS正弦波发生模块 基于verilog语言实现 在cycloneii系列FPGA上经过验证 频率步进1khz 共有256个点-The DDS sine wave module based on verilog language achieve in cycloneii series FPGA proven frequency stepping 1khz 256 points
fpga-DESIGN
- 在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。-In digital circuit design, the timing design is a main indicator of system performance in
FPGA
- verilog编写的QPSK发射机的ＦＰＧＡ部分，已经过验证，完全达到要求。调制矢量误差４％-QPSK transmitter verilog prepared by the FPGA portion, has been proven, fully meet the requirements. Modulation vector error of 4
ps2.tar
- Alter NIOSII Avalon bus ,PS/2 host controller with initialization code. -FPGA proven. This controller support hot plug. Please read reg_file.v for register setting.
verilog_cordic_core
- A highly configurable 1st quadrant CORDIC core in verilog-Details Name: verilog_cordic_core Created: Sep 14, 2008 Updated: Aug 12, 2011 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other projec
SHA3-VHDL
- SHA3 VHDL implementation FPGA proven
sdram_16bit_latest.tar
- 这个IP核是一个小型的，简单的SDRAM控制器，用于为16位SDRAM芯片提供32位流水线的二叉树接口。 当访问开放行时，读写可以流水线实现完整的SDRAM总线利用率，但是读写之间的切换需要几个周期。(This IP core is that of a small, simple SDRAM controller used to provide a 32-bit pipelined Wishbone interface to a 16-bit SDRAM chip. When acce