CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - Nexys

搜索资源列表

  1. ref3

    0下载:
  2. nexys 2 vhdl reference project for uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:483.52kb
    • 提供者:Mishu
  1. uart_vhd

    0下载:
  2. Test Uart on board Nexys 2by VHD
  3. 所属分类:Project Design

    • 发布日期:2017-04-02
    • 文件大小:443.2kb
    • 提供者:Le Hoan
  1. vacantfiles3

    0下载:
  2. nexys 2 vga working files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.33kb
    • 提供者:Enticing Fury
  1. Lab01

    0下载:
  2. 快速熟悉ISE软件的使用,适合初学者,是一系列小操作流程的集合。-To become familiar with using Xilinx ISE to draw schematic representations of PLD circuits To become familiar with using Xilinx ISE to conduct graphical waveform simulations of PLD circuits To become familiar with
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.19mb
    • 提供者:飞飞三号
  1. 2FSK_decode

    2下载:
  2. 程序实现2FSK的解调,使用过零检测法,分为预处理模块和鉴频处理模块,Verilog语言,在modelsim仿真通过-2FSK Program for demodulation of zero-crossing detection method used, divided into pre-processing module and the discriminator processing module, Verilog language, adopted in the modelsim sim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:17.3kb
    • 提供者:卢平
  1. lab1

    0下载:
  2. xilinx官网edk实验,lab1,用nexys 2 板实验源代码-xilinx edk official website experiments, lab1, with nexys 2 plate test source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.51mb
    • 提供者:youzhiliu
  1. lab2

    0下载:
  2. xilinx官网edk实验,lab2,用nexys 2 板实验源代码-xilinx edk official website experiments, lab2, with nexys 2 plate test source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.9mb
    • 提供者:youzhiliu
  1. Nexys2_sch

    0下载:
  2. digilent最新fpga开发板nexys原理图资料,非常详细,规范。-digilent latest fpga development board nexys schematic information, very detailed, specification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.64mb
    • 提供者:tiger
  1. SGvga

    1下载:
  2. 基于System Generator 实现Xilinx FGPA的VGA显示模块,板块Nexys™ 3 Spartan-6 FPGA Board,可以直接把.bit文件下进去进行。 具体说明可以参考本人博客:http://www.openhw.org/wenlong0601/blog/12-03/239390_f7ef3.html-Based on the System Generator Xilinx FGPA VGA display module, the plate Nexy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.17mb
    • 提供者:张文龙
  1. dcmotor

    0下载:
  2. PID dc motor control on Nexys 2 FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.63kb
    • 提供者:tuan
  1. nexys-fingerprint-system

    0下载:
  2. 大学生体育管理系统 NEXYS3 指纹识别-NEXYS3 FINGERPRINT RECOGNITION
  3. 所属分类:Education soft system

    • 发布日期:2017-11-12
    • 文件大小:54.62mb
    • 提供者:朱晨阳
  1. vhdl-clock-with-vga-output-for-Nexys-2

    0下载:
  2. Vhdl code for a working digital clock which can be displayed on a vga screen. The clock can be set using a single pushbutton. This project was written for nexys 2 board but can be easily ported to any other fpga using vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:27.75kb
    • 提供者:hatsjoe
  1. Alu-with-seven-segmetn-output

    0下载:
  2. This contains VHDL source code for a simple arithmetic logic unit. the input and results are displayed on a 4 digit 7 segment display. The user controls the input throug the use of switches. This design was created for the nexys 2 fpga but can be eas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:7.85kb
    • 提供者:hatsjoe
  1. UART_VHDLsouce

    0下载:
  2. nexys 2 examples for improve study of vhdl digital design using diligent fpga board
  3. 所属分类:Other systems

    • 发布日期:2017-04-01
    • 文件大小:5.82kb
    • 提供者:arthur davila
  1. Frecuenciometro

    0下载:
  2. Mide y muestra en una nexys la frequencia dada digitalmente en los displays
  3. 所属分类:software engineering

    • 发布日期:2017-05-12
    • 文件大小:2.47mb
    • 提供者:cesarglz
  1. TP1_ALU

    0下载:
  2. Unité arithmetique et logique Nexys 2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:793.39kb
    • 提供者:ahmed
  1. 7segment-display-VHDL

    0下载:
  2. 使用的NEXYS2原型设计电路板的7段编码器模拟-using the NEXYS 2 prototyping board Simulate the 7-segment encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:166.36kb
    • 提供者:Li Chen
  1. mywork

    0下载:
  2. nexys 3 板卡,打砖块游戏。连上VGA接口,然后将mywork文件夹里的所有内容考到一个新建的文件夹下,不要有中文目录。下载运行就行了。-Nexys 3 board card, Arkanoid game. Connected to the the VGA interface, and then will mywork file folder li the all the contents of test to the a the newly created file folder und
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:6.58mb
    • 提供者:zhangshuo
  1. try_ram

    0下载:
  2. Verilog Codes for RAM-Testing. Write data in the RAM and read it out from the RAM. Tested on NEXYS 3.
  3. 所属分类:Other systems

    • 发布日期:2017-05-02
    • 文件大小:810.21kb
    • 提供者:Di Yu
  1. facman

    2下载:
  2. 一款在Verilog实现的吃豆人游戏,采用VGA接口,在Nexys3开发板上运行无误。-A pac-man game implemented via Verilog, using VGA interface, perfectly run on Nexys 3
  3. 所属分类:Other Games

    • 发布日期:2016-12-02
    • 文件大小:15kb
    • 提供者:liyuan
« 12 »
搜珍网 www.dssz.com