CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - digital loop filter

搜索资源列表

  1. A Nonlinear Adaptive Filter for Online Signal

    0下载:
  2. This paper presents various applications of a nonlinear adaptive notch filter which operates based on the concept of an enhanced phase-locked loop (PLL). Applications of the filter for online signal analysis for power systems protection, control a
  3. 所属分类:文档资料

    • 发布日期:2010-09-17
    • 文件大小:149.91kb
    • 提供者:yangyansky
  1. dpll

    3下载:
  2. 基于Verilog的数字锁相环。包括三个模块,数字鉴相器DPD、数字环路滤波器DLF、数控振荡器 DCO三部分构成-Verilog-based digital PLL. Consists of three modules, the digital phase detector DPD, digital loop filter DLF, digitally controlled oscillator DCO three parts
  3. 所属分类:VHDL编程

    • 发布日期:2013-10-27
    • 文件大小:653.2kb
    • 提供者:栾帅
  1. dxz

    0下载:
  2. 低相噪、低杂波数字锁相环路滤波器的设计,caj格式,下载前请安装相应阅读器-Low phase noise, low-noise digital phase-locked loop filter design, caj format, download the pre-install the corresponding reader
  3. 所属分类:Project Design

    • 发布日期:2017-04-01
    • 文件大小:43.73kb
    • 提供者:网天才
  1. Gardner_baseband

    0下载:
  2. 对基带数字通信的位同步过程进行了仿真,采用Gardner算法,没有用插值。符号用SRRC进行脉冲成形,环路滤波器没有用PI回路,是简单的alfa,1-alfa低通滤波,NCO调整也比较简单。-Baseband digital communications for the bit synchronization process of the simulation, using Gardner algorithm, did not use interpolation. Carried out wit
  3. 所属分类:matlab

    • 发布日期:2017-03-30
    • 文件大小:717byte
    • 提供者:鲁信
  1. ModifyInstruction

    0下载:
  2. 数字环路滤波器是由变模可逆计数器构成的。 该计数器设计为一个17 位可编程(可变模数) 可逆 计数器,计数范围是,由外部置数DCBA 控制-Digital loop filter is composed of variable-mode reversible counter. The counter is designed to a 17-bit programmable (variable modulus) reversible counter, counting range is s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:656byte
    • 提供者:xxx
  1. QPSKdigitalreceiver

    1下载:
  2. QPSK全数字接收机PDF,详细介绍了QPSK全数字接收机的构成,环路滤波器、内插器、Gardner定时恢复等部分的详细设计-QPSK digital receiver PDF, details of the composition of QPSK digital receiver, loop filter, interpolator, Gardner Timing Recovery and other parts of the detailed design
  3. 所属分类:matlab

    • 发布日期:2017-04-05
    • 文件大小:432.29kb
    • 提供者:周玉佳
  1. digital_pll

    0下载:
  2. 传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器,获得稳定的振荡控制数据由于数字电子技术的迅速发展,尤其是数字计算和信号处理技术在多媒体、自动化、仪器仪表、通讯等领域的广泛应用,用数字电路处理模拟信号的情况日益普遍。所以模拟信号数字化是信息技术的发展趋势,而数字锁相环在其中扮演着重要角色。-Conventional digital PLL system is to have a low-pass characteristics by using the loop filter to o
  3. 所属分类:File Formats

    • 发布日期:2017-04-01
    • 文件大小:284.83kb
    • 提供者:刘强为
  1. TheStudyofSimulationforTracingSatelliteDopplerShif

    0下载:
  2. 。利用理想二阶锁相环构造了三阶 环,对其捕获带宽、时间响应特性、稳定性和误差响应特性进行了仿真研究,分析了三阶环的参数选择 原则和跟踪卫星多普勒频偏的能力,并给出了环路滤波器的数字实现框图-. Ideal second-order phase-locked loop constructed using the third-order loop, its capture bandwidth, time response, stability and response characteris
  3. 所属分类:Applications

    • 发布日期:2017-04-04
    • 文件大小:183.47kb
    • 提供者:herui
  1. Low-phase-noise

    0下载:
  2. 能够完成低相噪、低杂波数字锁相环路滤波器-Low phase noise, low clutter digital phase-locked loop filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:755.61kb
    • 提供者:郑晔桦
  1. code

    0下载:
  2. it is the collection of the modules involved inthe design of digital fm.the code coves the key components like numerically controlled oscillator, loop filter, fir filter ,phase detector along with the complete cicuit implementation of the digital fm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4.71kb
    • 提供者:syamprasad
  1. DPLL

    1下载:
  2. 数字锁相环频率合成器的设计,鉴相器、环路滤波器、数控振荡器、反馈分频器-Digital PLL frequency synthesizer, phase detector, loop filter, NCO, feedback divider
  3. 所属分类:Communication

    • 发布日期:2017-03-27
    • 文件大小:779.95kb
    • 提供者:taotao
  1. FIR-LOOP-

    0下载:
  2. 数字接收机中的FIR滤波器,环形滤波器设计参考,VHDL代码-the FIR filter, loop filter design in a digital receiver,vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.01kb
    • 提供者:rickdecent
  1. Rapid-Acquisition-of-Doppler-Shift-

    0下载:
  2. 本文提出了一种适用于低轨卫异扩频通信系统的多普勒频移快捕方法.该方法基于数字匹配滤波器及自动频率控制环路_利用数字匹配滤波器的囚码快捕特性及其输出主相关峰值对频偏的敏感性,缩短多普勒频移的 捕获时间.论文首先推导了多普勒频移的平均捕获时间表达式,然后根据数值分析结果得到了准最佳捕获判决策略,最后通过比较验证了该快捕方法相对于传统串行捕获方法在性能上的提高. -This paper presents a low-orbit health for different spread spect
  3. 所属分类:matlab

    • 发布日期:2017-03-27
    • 文件大小:796.45kb
    • 提供者:李嵩
  1. digital-FM-radio-design-

    0下载:
  2. 本设计是一个数字调频收音机,调频就是频率调制,所谓频率调制就是原来等幅恒频的高频信号的频率,随着调制信号(音频信号)的幅度变化而变化,调频收音机(FM Radio)就是接收这些频率调制的无线电信号,经过解调还原成原信号的电子设备。FM Radio电路一般主要由接收天线、振荡器、混频器、AGC(自动增益控制)、中频放大器、中频限幅器、中频滤波器、鉴频器、低频静噪电路、搜索调谐电路、信号检测电路及频率锁定环路、音频输出电路等组成。本设计就是用单片机控制集成了上述所有FM功能的专用芯片,设计一个数字
  3. 所属分类:SCM

    • 发布日期:2017-03-23
    • 文件大小:431.04kb
    • 提供者:周涛
  1. CDR_NTF

    0下载:
  2. 从数字电路角度,分析PI(比例和积分)环路滤波电路所组成的闭环控制环路的传输函数以及误差传输函数的形状,从中可以看书环路的peaking,3db带宽以及稳定性等性能-From the perspective of digital circuits, analyze the PI(propotional & integral) loop filter s closed-loop transfer function as well as the error transfer function, fr
  3. 所属分类:matlab

    • 发布日期:2017-04-06
    • 文件大小:697byte
    • 提供者:
  1. count_zj

    1下载:
  2. 基于FPGA的数字锁相环中环路滤波器的设计-FPGA digital PLL loop filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:692byte
    • 提供者:龙飞
  1. dpll1600e

    0下载:
  2. 数字锁相环的设计,包括鉴相器,环路滤波器,spi口输出,分频器的源代码-Digital phase-locked loop design source code, including the phase detector, loop filter, spi port output divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:361.77kb
    • 提供者:zhujianhua
  1. DCO_ST

    0下载:
  2. 单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1011byte
    • 提供者:刘超
  1. DPLL_TEST

    0下载:
  2. 单相数字锁相环 鉴相器 环路滤波器 数控振荡器-Single-phase digital phase-locked loop phase detector loop filter numerically controlled oscillator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:1kb
    • 提供者:刘超
  1. costas

    0下载:
  2. 基于costas环路的载波同步,使收发时钟频率和相位一致,环路包括四个部分乘法器和低通滤波、鉴相器、环路滤波器和数字振荡器组成-Based on the carrier synchronization of Costas loop, the frequency and phase of the transmit and receive clock is the same. The loop consists of four parts, including the multiplier and
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-12
    • 文件大小:852byte
    • 提供者:panda
« 12 »
搜珍网 www.dssz.com