当前位置：
首页 资源下载
搜索资源 - implementation of dds
搜索资源列表
-
0下载：
DDS在现在运用月来越广泛，在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。利用DDS技术可以很方便地实现多种信号。在FPGA上实现的DDS-DDS now to the use of more extensive relative bandwidth, frequency conversion time, phase continuity, quadrature output, high-re
-
-
0下载：
VHDL实现谐波检测信号发生的DDS. 同时发出正弦波，三角波，正弦波2倍频后的方波。波形频率相位可调。-VHDL implementation of harmonic detection signal of the DDS. Also issued a sine wave, triangle wave, sine wave, after square-wave frequency 2. Phase adjustable frequency waveform.
-
-
0下载：
《DDS 原理简介》，DDS即直接数字频率合成器原理简介及系统设计与实现- DDS Principle , DDS direct digital synthesizer Principle and System Design and Implementation
-
-
1下载：
matlab下实现的DDS发生器，可观察其发生信号的波形，频谱。
运行前请先输入
global theta
theta=0 -matlab implementation of the DDS generator, may happen to observe the signal waveform, spectrum. Please enter a pre-operational global theta theta = 0
-
-
1下载：
采用fpga的hdl语言实现dds的信号发生器的设计，性能与传统相比明显提高。-Hdl language using FPGA implementation of the signal generator dds design, performance markedly improved compared with the traditional.
-
-
0下载：
A simple VHDL implementation of a DDS on Xilinx Spartan 3E Starter Kit development board
-
-
1下载：
使用Verilog HDL语言实现的一个DDS，可以发生0-10Mhz正弦波、方波、三角波，频率步进可调，FM调制、AM调制，调制度可调。DA芯片为8位并行，160MHz-Using the Verilog HDL language implementation of a DDS, can occur 0-10Mhz sine, square, triangle wave, frequency step tunable, FM modulation, AM modulation, adjusta
-
-
0下载：
开题报告，基于Quartus ii的DDS设计和实现。-Opening report, based on Quartus ii of DDS design and implementation.
-
-
0下载：
matlab实现的频率合成器以及m序列和Gold序列发生器，不同版本。-matlab implementation of the frequency synthesizer and the m sequence and Gold sequence generator, the different versions.
-
-
0下载：
实现了基于FPGA的DDS信号源设计，能同时两路输出，输出波形包括正弦波、三角波、方波和锯齿波，且其频率和相位均可调，还能计算两路输出信号的相位差。-FPGA-based implementation of the DDS signal source design, two outputs simultaneously, the output waveforms including sine, triangle, square and sawtooth waves, and its freque
-
-
1下载：
采用FPGA实现的DDS波形发生器源码，可以实现频率幅值变换、正弦波、方波、三角波输出，输出频率可达1MHz-FPGA implementation of the DDS waveform generator source frequency amplitude transform, sine wave, square wave, triangle wave output, the output frequency up to 1MHz
-
-
0下载：
频率切换时间短、工作频率范围宽、频率分辨率高、相位变化连续和容易对输出信号实现调制等。一些公司先后推出了各种各样的DDS专用芯片，这些DDS专用芯片为电路设计提供了很大方便，但是并不能满足所有要求。例如，在实现调频及调幅等复杂功能时，利用现有专用芯片就会很不方便。利用可编程逻辑器件或现场可编程门阵列实现具有很大的灵活性，能够很好地满足电路设计要求。 -Frequency switching time is short, the operating frequency range, high f
-
-
2下载：
本程序利用FPGA实现了DDS的功能，结合高速DA转换器DAC902可以用作波形发生器-This procedure using FPGA implementation of the DDS functions, combined with high-speed DA converter can be used as waveform generator DAC902
-
-
0下载：
第一，DDS模块是一个比较常用的用数字方式实现模拟信号的方法，以前一直只用了频率控制，这一次还通过深入理解用上了相位控制，从这个角度来讲，可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波，然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。
第二，这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟，需要具体说说的是，如果你输出的正弦值是8位的，那么你的计数器的计数范围是在0---255---0，如果你输出的正弦值是9位的，那么你的计数器的计数范围是在0--
-
-
0下载：
采用硬件描述语言verilog进行DDS变换的实现的代码-Using hardware descr iption languages Verilog implementation of DDS converter code
-
-
1下载：
Verilog实现DDS线性调频，Verilog实现DDS线性调频-Verilog implementation of DDS linear FM，Verilog implementation of DDS linear FM
-
-
0下载：
这是一个用Verilog语言实现的一个数字信号产生器算法-This is a use Verilog language implementation of a digital signal generator is presented
-
-
0下载：
自己在课程设计上做的一个采用VHDL实现的DDS程序(Using VHDL implementation of the DDS program, their curriculum design to do a VHDL implementation of the DDS program)
-
-
1下载：
描述了verilog实现的DDS信号发生器，可以经过FPGA验证，包括了代码实现以及书写。代码可以经过altera的EDA工具进行了验证，可以实现信号发生器的基本功能。希望大家珍惜，并好好学习。(Describes the Verilog implementation of the DDS signal generator, which can be verified by FPGA, including code implementation and writing. Code can be
-
-
0下载：
一种基于FPGA的数控振荡器技术的实现方法(FPGA implementation of NC oscillator NCO)
-
