搜索资源列表
Ver-1_1
- Simulador, sistema conversor Analogico digital y viceversa. Conceptos de Sample and hold, muestreo instantaneo y natural. (Analisis de polos ceros, respuesta en frecuencia y senales en el tiempo)
provateleco1
- Código que implementa modulaç ã o PAM com sample-and-hold
practica_11_muestro_diente_de_sierra
- muestreo por la tecnica sample and hold de una señ al diente de sierra
extended_reciever
- Bit Error Rate analysis of an Extended Receiver for Rectangular PAM. The performance of a digital communication system in the presence of additive white Gaussian noise (AWGN) can be assessed by the measurement of the bit error rate (BER). The Si
samplerandhold
- this mdl shows the sample and hold simulation.
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
2812_Adds
- by the sensor isolation ... E. Sample and Hold Circuit. Three-phase unbalanced measurement must be ... CCS has integrated visualization code ... doi.ieeecomputersociety.org/10.1109/ISCID.2009.232
LF398
- LF398采样保持器，由双极性绝缘栅场效应管组成，它具有采样速度快、保持下降速度慢、精度高等特点，采样时间小于6μs时精度可达O.01％；采用双极性输入状态可获得低偏置电压和宽频带；抗干扰能力强，不易受温度影响；芯片上的逻辑输入端均为具有低输入电流的差动输入，允许直接与TTL、PMOS和CMOS相连，差动门限为1.4 V，电源电压可在士5 V和±18 V之间变化．-LF398 sample and hold device, the insulated gate bipolar field ef
samplenhold
- 采样保持电路中全差分运算放大器的设计与仿真-Sample and hold circuit of Fully Differential Operational Amplifier Design and Simulation
digital-storage-oscilloscope
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by the necessary peripherals (incl
AD781783
- 本文是采样保持芯片AD781和AD783的芯片资料，该芯片在信号的采集以及AD转换具有重要的用途-This is a sample and hold chip AD781 chip data, the chip in the signal acquisition and has an important use AD Conversion
1
- The modular method for the reconstruction of sample and hold interpolated signals
Up_timingBYM
- A timing error detector for Communication systems with simulink. # Required versions Matlab 5.2.1, Simulink 2.2.1 # File descr iption 1. ti_det1.m (simulink version 5.2.1) An s-function to be used for timing detector. For detailed i
msp430x41x
- 低电源电压范围为1.8 V至3.6 V 超低功耗： - 主动模式：280μA，在1 MHz，2.2伏 - 待机模式：1.1μA - 关闭模式（RAM保持）：0.1μA 五省电模式 欠待机模式唤醒 超过6微秒 16位RISC架构， 125 ns指令周期时间 12位A/ D转换器具有内部 参考，采样和保持，并 AutoScan功能 16位Timer_B随着三† 或七‡ 捕捉/比较随着阴影寄存器 具有三个16位定时
sh
- 采样保持放大器电路，时钟频率20KHz，孔径抖动200ps-Sample-and-hold amplifier circuit, the clock frequency of 20KHz, aperture jitter 200ps
caiyangbaochi__LF398
- AD10制作的采样保持电路原理图及PCB板，超精致！-AD10 production sample and hold circuit schematics and PCB board, super fine!
AD9690
- AD9690英文数据手册 AD9690是一款14位、1 GSPS模数转换器(ADC)。 该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。 该器件设计用于高达2 GHz的宽带模拟信号采样。 AD9690针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。 -English AD9690 Datasheet AD9690 is a 14-bit, 1 GSPS ADC (ADC). The device contains on-chip buffer and
AD9655
- AD9655英文数据手册 AD9655是一款双通道、16位、125 MSPS模数转换器(ADC)，内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性而设计。 该产品的转换速率最高可达125 MSPS，具有杰出的动态性能与低功耗特性，适合比较重视小封装尺寸的应用。 -English AD9655 Datasheet AD9655 is a dual, 16-bit, 125 MSPS analog to digital converter (ADC), an on-chip samp
Chopper_IA
- A small-area low-ripple chopper instrumentation amplifier (IA) using a sample-and-hold circuit
ads5500.pdf
- The ADS5500 is a high-performance, 14-bit, 125 Msps analog-to-digital converter (ADC). To provide a complete converter solution, it includes a high-bandwidth linear sample-and-hold stage (S&H) and internal reference. Designed for applications dem