搜索资源列表
sdgshjd
- 数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ... -Digital System Design This is the underlying source code, a simple C
USB2.0
- UTMI全称为 USB2.0 Transceiver Macrocell Interface，此协议是针对USB2.0的信号特点进行定义的，分为8位或16位数据接口。目的是为了减少开发商的工作量，缩短产品的设计周期，降低风险。此接口模块主要是处理物理底层的USB协议及信号，可与SIE整合设计成一专用ASIC芯片，也可独立作为PHY的收发器芯片，下以8位接口为例介绍PHY的工作原理及设计特点。 -UTMI called USB2.0 Transceiver Macrocell Interfac
AnFPGASoftwareDefinedUltraWidebandTransceiver
- Increasing interest in ultra-wideband (UWB) communications has engendered the need for a test bed for UWB systems. An FPGA-based software-defined radio provides both postfabrication definition of the radio and ample parallel processing power. Thi
QAM
- VHDL-AMS Behavioral Modeling and Simulation of M-QAM transceiver system
Rocket
- 很好的高速口的设计资料，很好的高速口的设计资料 很好的高速口的设计资料-In design of large-scale access convergence router(hereafter referred to ACR) forwarding engine, the Xilinx Virtex-4 FPGA!s RocketI/O r multi-gigabit transceiver is used to satisfy the need of high speed and st
Transmitter
- 该程序是整个OFDM发射机的程序，希望对做这方面的朋友用些帮助，也希望朋友们和我一起探讨OFDM收发信机。-The program is the whole OFDM transmitter of the program, want to do this in a friend with some help, I hope my friends join me to explore OFDM transceiver.
Receiver
- 该程序是整个OFDM接收机的程序，希望对做这方面的朋友用些帮助，也希望朋友们和我一起探讨OFDM收发信机。-The program is the whole OFDM receiver process, hope to do in this area with some friends to help and also hope that friends and I explore OFDM transceiver.
Multi_Gigabit_transceiver
- A Multi-Gigabit Transceiver (MGT) is a SerDes capable of operating at serial bit rates above 1 Gigabit/second. MGTs are used increasingly for data communications because they can run over longer distances, use fewer wires, and thus have lower costs t
cp2102(chinese)
- 单芯片 USB 转 UART 数据转换器 - 集成的 USB 收发器无需外部电阻 - 集成的时钟无需外部振荡器 - 集成的 512 字节 EEPROM 用于为供应商代码产品代码序列号功率标牌版本号和产品描述等数据提供存储空间 - 片内上电复位电路 - 片内电压调节器3.3V 输出 USB 功能控制器 -符合USB 规范 2.0 全速 (12 Mbps) -通过SUSPEND 和 RI 引脚支持的USB中止状态-Single-Chip USB to UART Dat
SpWIF
- spacewire 总线收发接口源代码，VHDL，适用于Xilinx，测试FPGA：XC3S1000FTG256-4C-spacewire bus transceiver interface, the source code, VHDL, applicable to Xilinx, testing FPGA: XC3S1000FTG256-4C
RAKE_FPGA
- RAKE技术与CDMA系统相结合，能够带来系统容量和通信质量的极大提 高。根据军事通信中对设备便携性及低功耗的特殊要求，本文研究了一种便携式 基站的收发系统，重点研究了其中的RAKE接收部分。给出了系统的发送方案和 接收方案，对接收机部分所涉及的关键技术和算法，包括数字下变频技术、匹配相关技术、多径搜索技术、信道估计技术、解调及多径合并技术进行了较为详细的分析和说明。在此基础上，运用VHDL语言进行了硬件平台上FPGA部分的功能实现，并对整个系统进行了调试，给出了一些相关的仿真及测试
VLAN_data_process
- VLAN虚拟局域网的数据收发详细过程 图文并茂-VLAN Virtual LAN data transceiver illustrated detailed process
NIOS-II-wuxian-IP
- 基于双NIOS II 的IP 无线收发机_july_3.pdf-NIOS II of the IP based on dual transceiver _july_3.pdf
Baseband-optical-based-on-Gigabit
- 提出一种适用于数字微波接力系统的基 带光纤拉远的接口方案 采用高性能千兆以太网物理层芯片 88E1111 和 1.25G 光收发器 SSFF3151 完成基带接口 基带信号可以通过数字光纤传输技术传到远端 并恢复射频信号 介绍了 88E1111 的工作原理 性能 接口等 并给出硬件电路设计的原理 以及各部分的具体实现方法和原理图 -Compared with the traditional RF and IF pulls distant technology the baseband o
FPGA-VHDL-infrared-remote-audio
- 基于FPGA和VHDL的红外遥控音响的原理图+PCB+收发源程序-FPGA and VHDL-based infrared remote audio transceiver schematic+ PCB+ source
McBSP
- CPLD对mcbsp的收发操作，占用资源很少-CPLD to mcbsp transceiver operation, small footprint
FPGA_UART
- 用Verilog语言实现的FPGA UART独立收发模块 思路简单，代码简洁。在Lattice LFE3EA VERSA开发板上验证通过,编译器Lattice Diamond. 功能：串口收到数据后立即回传，此后每一秒串口数据+1再发送。-Using Verilog language independent of FPGA UART transceiver idea is simple, concise code. Development board in Lattice LFE3EA
UART_RS232(VHDL)
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控制器，10个bit是1位起始位，8个数据位，1个结束位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间划分为8个时隙以使通信同步.程序的工作过程是：串口处于全双工工作状
UAET_323_to_flow_led
- VHDL 实现串口收发并点亮流水灯，仿真成功(VHDL realizes serial port transceiver and lighting water lamp)
teacher_uart
- 由verilog编写的uart收发模块，能够在串口助手发送字符，并在数码管上显示，开发板为basys3 内置约束文件(The UART transceiver module written by Verilog can send characters to serial assistant and display them on the digital tube. the development board is built-in constraint file of basys3)