CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - vhdl disk

搜索资源列表

  1. ocidec3_IDE_controller

    0下载:
  2. 硬盘控制器VHDL源代码,实现了PIO和DMA方式,请支持-hard disk controller VHDL source code and realized the PIO and DMA mode, please support
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:38.59kb
    • 提供者:陈磊
  1. GenCrc1

    0下载:
  2. 并口硬盘标准PATA6的CRC效验码的vhdl代码-Parallel hard disk standard PATA6 the CRC code well-tested code vhdl
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:948byte
    • 提供者:hy
  1. FPGA_PWM

    0下载:
  2. 用Verilog语言编写的FPGA控制PWM的程序.利用码盘脉冲进行调速,进行过简单试验,可用.没有经过长期验证.做简单修改即可应用!-Using Verilog languages FPGA control PWM procedures. Using pulse code disk for governor, conducted a simple test that can be used. Not after a long-term verification. To do a simple
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1009byte
    • 提供者:温海龙
  1. USB

    0下载:
  2. USB 设计(包括一个参考设计,和标准U盘)-USB design (including a reference design, and standards for U disk)
  3. 所属分类:USB develop

    • 发布日期:2017-03-29
    • 文件大小:534.25kb
    • 提供者:zhangsan
  1. DDR_interface

    2下载:
  2. 高速DDR存储器数据接口设计实例. 1. 将文件拷入硬盘 2. 产生DQS模块 3. 产生DQ模块 4. 产生PLL模块 5. 拷贝以上步骤生成的文件到子目录【Project】中 6. 打开子目录【Project】中的DataPath.qpf工程,设计顶层模块 7. 编译并查看编译结果 -High-speed DDR memory interface design data. 1. Copyed into the document hard disk 2. DQS
  3. 所属分类:Communication-Mobile

    • 发布日期:2017-04-08
    • 文件大小:28.47kb
    • 提供者:田文军
  1. eth_interface

    0下载:
  2. 基于FPGA的以太网接口的实现。 使用方法: 1.拷贝到硬盘。 2.用ISE创建项目,分别加入各个代码文件,即可。-FPGA-based Ethernet interface. Use: 1. Copy to your hard disk. 2. With ISE to create items to the various code files, you can.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:121.24kb
    • 提供者:田文军
  1. ata

    0下载:
  2. ata hard disk init in vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.33kb
    • 提供者:ravioza
  1. file_io

    1下载:
  2. 读写硬盘文件的VHDL仿真例程,该例程能够帮助FPGA设计人员读取硬盘的数据文件输入仿真环境,并且将仿真后的数据存入硬盘-test bench for reading and writing disk files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:806byte
    • 提供者:season Li
  1. ocidec1

    0下载:
  2. 基于fpga的硬盘控制器,用vhdl语言编写-The hard disk controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:36.71kb
    • 提供者:liwei
  1. QPSK_modulator_demodulator

    0下载:
  2. Wireless_Communication_FPGA设计代码之一:QPSK调制解调的FPGA实现 将相应的源文件复制到本地硬盘上,修改属性为可写,然后在ISE环境中新建工程,然后添加相应的源文件即可。-Wireless_Communication_FPGA one of the design code: QPSK modulation and demodulation of the FPGA to achieve the corresponding source files to loc
  3. 所属分类:Compiler program

    • 发布日期:2017-04-01
    • 文件大小:842byte
    • 提供者:松松
  1. work

    0下载:
  2. 增量式正交光电解码盘FPGA verilog-Incremental orthogonal optical disk FPGA verilog decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:29.13kb
    • 提供者:wangjinghui
  1. xie

    1下载:
  2. 通过IDE接口实现硬盘扇区的写操作,DMA方式的源代码-write operation to hard disk sector through the IDE interface , DMA mode of the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-28
    • 文件大小:58kb
    • 提供者:wang
  1. du

    0下载:
  2. 通过IDE接口实现硬盘扇区的写操作,DMA方式的源代码-write operation to hard disk sector through the IDE interface , DMA mode of the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:57.67kb
    • 提供者:wang
  1. fsd

    0下载:
  2. 关于设计加密U盘的VHDL语言的程序及讲解说明,基本很非常有用-U disk encryption on the design process and explain the VHDL descr iption language, the basic is very very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.95mb
    • 提供者:ZHANGHUIHUI
  1. caijing

    0下载:
  2. 这个是加密U盘的VHDL的源程序兼教学辅导,很具有实用性-U disk that is encrypted VHDL source program and coaching, it is practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.25mb
    • 提供者:张慧慧
  1. asjggsldawendang

    0下载:
  2. 基于VHDL语言的硬盘控制器的设计,IDE开发使用的文档!-Based on the hard disk controller VHDL language design, IDE developed using the documentation!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:86.52kb
    • 提供者:王松
  1. texio-user-method

    0下载:
  2. T E X T I O 在V H D L 仿真与磁盘文件之间架起了桥梁,使用文本文件扩展V H D L 的仿真功能。本文介绍 TEXTIO 程序包,以一个加法器实例说明TEXTIO 的使用方法,最后使用ModelSim 对设计进行仿真, 并分析仿真结果。-TEXTIO between VHDL simulation and bridges the gap between the disk file, use a text file extension of VHDL simulation
  3. 所属分类:software engineering

    • 发布日期:2017-04-02
    • 文件大小:166.88kb
    • 提供者:fang
搜珍网 www.dssz.com