查看会员资料
用 户 名：xi***
发送消息- Email：用户隐藏
- Icq/MSN：
- 电话号码：
- Homepage：
- 会员简介：
最新会员发布资源
electric_timer_qutus
- 用verilog语言编写，主要是在FPGA中实现一个简易电子表的作用，利用时钟实现控制六个数码管的显示-With verilog language, mainly in the FPGA the role of a simple spreadsheet, use the clock to achieve control of six digital display