CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 会员管理中心 查看会员资料

查看会员资料

用 户 名:吴****

发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
  • 电话号码:
  • Homepage:
  • 会员简介:

最新会员发布资源

  1. bidirection_reg

    0下载量:
  2. 移位寄存器设计 整个电路由一个主时序进程完成;在每一个时钟的上升沿,根据mode[1:0]的值进行清零、左移或右移操作,在主时序进程中由case语句完成;移位操作由for….loop语句完成8位十六进制数逐位移动。-Shift register design the entire circuit is completed by a master timing process each rising edge of the clock, according to the value of t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:397732
搜珍网 www.dssz.com