CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:lunwen-EasyFPGA030FIFO

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
    [VHDL] [源码]
  • 上传时间：
    2012-11-16
  • 文件大小：
    569.09kb
  • 已下载：
    0次
  • 提 供 者：
    pudn****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

基于EasyFPGA030的同步FIFO设计实现工程。-Synchronous FIFO based EasyFPGA030 Design and Implementation of Engineering.
(系统自动生成,下载前可以参看下载内容)

下载文件列表

基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/designer.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/designer_gen_ba.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/designer_synth_check.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/display.ide_des
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/fifo.ide_des
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/key.ide_des
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.adb
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.dtf/verify.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.ide_des
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.pdb
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.pdb.depends
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.tcl
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_ba.sdf
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_ba.sdf_max.csd
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_ba.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_fp/$$FlashPro_FPBBALTLPT1.L$$
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_fp/main.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_fp/main.pro
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_fp/projectData/main.pdb
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/multiply.ide_des
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/main/verilog.psm
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/main/_primary.dat
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/main/_primary.dbs
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/main/_primary.vhd
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/stimulus/verilog.psm
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/stimulus/_primary.dat
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/stimulus/_primary.dbs
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/stimulus/_primary.vhd
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/tb_clock_minmax/verilog.psm
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/tb_clock_minmax/_primary.dat
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/tb_clock_minmax/_primary.dbs
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/tb_clock_minmax/_primary.vhd
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/testbench/verilog.psm
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/testbench/_primary.dat
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/testbench/_primary.dbs
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/testbench/_primary.vhd
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/_info
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/_vmake
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/final.prj
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl/display.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl/fifo.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl/key.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl/main.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl/multiply.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl/timming.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/smartgen/smartgen.aws
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/BtimErrors.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/files_to_build.txt
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/main.dsk
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/main.hpj
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/main_tbench.bk
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/main_tbench.btim
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/main_tbench.v
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus/waveperl.log
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/viewdraw/vf/project.lst
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/viewdraw/viewdraw.ini
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/main
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/stimulus
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/tb_clock_minmax
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/testbench
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout/_temp
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_fp/projectData
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation/postlayout
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main.dtf
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/main_fp
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1/simulation
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer/impl1
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/viewdraw/sch
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/viewdraw/sym
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/viewdraw/vf
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/viewdraw/wir
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/component
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/constraint
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/coreconsole
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/designer
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/hdl
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/phy_synthesis
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/simulation
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/smartgen
基于EasyFPGA030的同步FIFO设计工程文件/FIFO/stimulus
基于EasyFPGA030的同步F

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com