CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程
收藏

文件名称:FPGA(DDS)

  • 所属分类：
    VHDL-FPGA-Verilog
  • 标签属性：
  • 上传时间：
    2012-11-16
  • 文件大小：
    406.62kb
  • 已下载：
    0次
  • 提 供 者：
    h*****
  • 相关连接：
    无
  • 下载说明：
    别用迅雷下载，失败请重下，重下不扣分！
电信下载 联通下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
修正介绍说明

介绍说明－－下载内容来自于网络，使用问题请自行百度

采用FPGA来实现DDS，发出任意频率的三角波，方波或正弦波-Use FPGA to implement DDS, given any frequency triangle wave, square wave or sine wave
相关搜索： fpga DDS fpga_dds.r DDS FPGA DDS

(系统自动生成,下载前可以参看下载内容)

下载文件列表

FPGA(DDS)/DDS2/db/DDS2.(0).cnf.cdb
FPGA(DDS)/DDS2/db/DDS2.(0).cnf.hdb
FPGA(DDS)/DDS2/db/DDS2.(1).cnf.cdb
FPGA(DDS)/DDS2/db/DDS2.(1).cnf.hdb
FPGA(DDS)/DDS2/db/DDS2.(2).cnf.cdb
FPGA(DDS)/DDS2/db/DDS2.(2).cnf.hdb
FPGA(DDS)/DDS2/db/DDS2.asm.qmsg
FPGA(DDS)/DDS2/db/DDS2.cbx.xml
FPGA(DDS)/DDS2/db/DDS2.cmp.cdb
FPGA(DDS)/DDS2/db/DDS2.cmp.hdb
FPGA(DDS)/DDS2/db/DDS2.cmp.kpt
FPGA(DDS)/DDS2/db/DDS2.cmp.logdb
FPGA(DDS)/DDS2/db/DDS2.cmp.rdb
FPGA(DDS)/DDS2/db/DDS2.cmp.tdb
FPGA(DDS)/DDS2/db/DDS2.cmp0.ddb
FPGA(DDS)/DDS2/db/DDS2.dbp
FPGA(DDS)/DDS2/db/DDS2.db_info
FPGA(DDS)/DDS2/db/DDS2.eco.cdb
FPGA(DDS)/DDS2/db/DDS2.fit.qmsg
FPGA(DDS)/DDS2/db/DDS2.hier_info
FPGA(DDS)/DDS2/db/DDS2.hif
FPGA(DDS)/DDS2/db/DDS2.map.cdb
FPGA(DDS)/DDS2/db/DDS2.map.hdb
FPGA(DDS)/DDS2/db/DDS2.map.logdb
FPGA(DDS)/DDS2/db/DDS2.map.qmsg
FPGA(DDS)/DDS2/db/DDS2.pre_map.cdb
FPGA(DDS)/DDS2/db/DDS2.pre_map.hdb
FPGA(DDS)/DDS2/db/DDS2.psp
FPGA(DDS)/DDS2/db/DDS2.rtlv.hdb
FPGA(DDS)/DDS2/db/DDS2.rtlv_sg.cdb
FPGA(DDS)/DDS2/db/DDS2.rtlv_sg_swap.cdb
FPGA(DDS)/DDS2/db/DDS2.sgdiff.cdb
FPGA(DDS)/DDS2/db/DDS2.sgdiff.hdb
FPGA(DDS)/DDS2/db/DDS2.signalprobe.cdb
FPGA(DDS)/DDS2/db/DDS2.sld_design_entry.sci
FPGA(DDS)/DDS2/db/DDS2.sld_design_entry_dsc.sci
FPGA(DDS)/DDS2/db/DDS2.syn_hier_info
FPGA(DDS)/DDS2/db/DDS2.tan.qmsg
FPGA(DDS)/DDS2/DDS2.asm.rpt
FPGA(DDS)/DDS2/DDS2.bdf
FPGA(DDS)/DDS2/DDS2.bsf
FPGA(DDS)/DDS2/DDS2.done
FPGA(DDS)/DDS2/DDS2.fit.rpt
FPGA(DDS)/DDS2/DDS2.fit.summary
FPGA(DDS)/DDS2/DDS2.flow.rpt
FPGA(DDS)/DDS2/DDS2.map.rpt
FPGA(DDS)/DDS2/DDS2.map.summary
FPGA(DDS)/DDS2/DDS2.pin
FPGA(DDS)/DDS2/DDS2.qpf
FPGA(DDS)/DDS2/DDS2.qsf
FPGA(DDS)/DDS2/DDS2.qws
FPGA(DDS)/DDS2/DDS2.tan.rpt
FPGA(DDS)/DDS2/DDS2.tan.summary
FPGA(DDS)/DDSL/db/altsyncram_ijk1.tdf
FPGA(DDS)/DDSL/db/DDSL.(0).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(0).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(1).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(1).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(2).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(2).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(3).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(3).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(4).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(4).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(5).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(5).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(6).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(6).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(7).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(7).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.(8).cnf.cdb
FPGA(DDS)/DDSL/db/DDSL.(8).cnf.hdb
FPGA(DDS)/DDSL/db/DDSL.asm.qmsg
FPGA(DDS)/DDSL/db/DDSL.cbx.xml
FPGA(DDS)/DDSL/db/DDSL.cmp.cdb
FPGA(DDS)/DDSL/db/DDSL.cmp.hdb
FPGA(DDS)/DDSL/db/DDSL.cmp.kpt
FPGA(DDS)/DDSL/db/DDSL.cmp.logdb
FPGA(DDS)/DDSL/db/DDSL.cmp.rdb
FPGA(DDS)/DDSL/db/DDSL.cmp.tdb
FPGA(DDS)/DDSL/db/DDSL.cmp0.ddb
FPGA(DDS)/DDSL/db/DDSL.dbp
FPGA(DDS)/DDSL/db/DDSL.db_info
FPGA(DDS)/DDSL/db/DDSL.eco.cdb
FPGA(DDS)/DDSL/db/DDSL.fit.qmsg
FPGA(DDS)/DDSL/db/DDSL.hier_info
FPGA(DDS)/DDSL/db/DDSL.hif
FPGA(DDS)/DDSL/db/DDSL.map.cdb
FPGA(DDS)/DDSL/db/DDSL.map.hdb
FPGA(DDS)/DDSL/db/DDSL.map.logdb
FPGA(DDS)/DDSL/db/DDSL.map.qmsg
FPGA(DDS)/DDSL/db/DDSL.pre_map.cdb
FPGA(DDS)/DDSL/db/DDSL.pre_map.hdb
FPGA(DDS)/DDSL/db/DDSL.psp
FPGA(DDS)/DDSL/db/DDSL.rtlv.hdb
FPGA(DDS)/DDSL/db/DDSL.rtlv_sg.cdb
FPGA(DDS)/DDSL/db/DDSL.rtlv_sg_swap.cdb
FPGA(DDS)/DDSL/db/DDSL.sgdiff.cdb
FPGA(DDS)/DDSL/db/DDSL.sgdiff.hdb
FPGA(DDS)/DDSL/db/DDSL.signalprobe.cdb
FPGA(DDS)/DDSL/db/DDSL.sld_design_entry.sci
FPGA(DDS)/DDSL/db/DDSL.sld_design_entry_dsc.sci
FPGA(DDS)/DDSL/db/DDSL.syn_hier_info
FPGA(DDS)/DDSL/db/DDSL.tan.qmsg
FPGA(DDS)/DDSL/DDS.bsf
FPGA(DDS)/DDSL/DDS.vhd
FPGA(DDS)/DDSL/DDSL.asm.rpt
FPGA(DDS)/DDSL/DDSL.bdf
FPGA(DDS)/DDSL/DDSL.done
FPGA(DDS)/DDSL/DDSL.fit.rpt
FPGA(DDS)/DDSL/DDSL.fit.summary
FPGA(DDS)/DDSL/DDSL.flow.rpt
FPGA(DDS)/DDSL/DDSL.map.rpt
FPGA(DDS)/DDSL/DDSL.map.summary
FPGA(DDS)/DDSL/DDSL.pin
FPGA(DDS)/DDSL/DDSL.qpf
FPGA(DDS)/DDSL/DDSL.qsf
FPGA(DDS)/DDSL/DDSL.qws
FPGA(DDS)/DDSL/DDSL.tan.rpt
FPGA(DDS)/DDSL/DDSL.tan.summary
FPGA(DDS)/DDSL/LOCK.bsf
FPGA(DDS)/DDSL/LOCK.vhd
FPGA(DDS)/DDSL/lpm_ram_dp0.bsf
FPGA(DDS)/DDSL/lpm_ram_dp0.cmp
FPGA(DDS)/DDSL/lpm_ram_dp0.vhd
FPGA(DDS)/fenpin/db/add_sub_hsh.tdf
FPGA(DDS)/fenpin/db/fenpin.db_info
FPGA(DDS)/fenpin/db/fenpin.eco.cdb
FPGA(DDS)/fenpin/db/fenpin.sim.vwf
FPGA(DDS)/fenpin/db/fenpin.sld_design_entry.sci
FPGA(DDS)/fenpin/db/wed.wsf
FPGA(DDS)/fenpin/db/wed.zsf
FPGA(DDS)/fenpin/fenpin.asm.rpt
FPGA(DDS)/fenpin/fenpin.done
FPGA(DDS)/fenpin/fenpin.fit.rpt
FPGA(DDS)/fenpin/fenpin.fit.summary
FPGA(DDS)/fenpin/fenpin.flow.rpt
FPGA(DDS)/fenpin/fenpin.map.rpt
FPGA(DDS)/fenpin/fenpin.map.summary
FPGA(DDS)/fenpin/fenpin.pin
FPGA(DDS)/fenpin/fenpin.qpf
FPGA(DDS)/fenpin/fenpin.qsf
FPGA(DDS)/fenpin/fenpin.qws
FPGA(DDS)/fenpin/fenpin.sim.rpt
FPGA(DDS)/fenpin/fenpin.tan.rpt
FPGA(DDS)/fenpin/fenpin.tan.summary
FPGA(DDS)/fenpin/fenpin.vhd
FPGA(DDS)/fenpin/fenpin.vwf
FPGA(DDS)/fenpin/fenpin_assignment_defaults.qdf
FPGA(DDS)/LOCK+ACC/db/LOCK.db_info
FPGA(DDS)/LOCK+ACC/db/LOCK.eco.cdb
FPGA(DDS)/LOCK+ACC/db/LOCK.sim.vwf
FPGA(DDS)/LOCK+ACC/db/LOCK.sld_design_entry.sci
FPGA(DDS)/LOCK+ACC/db/wed.wsf
FPGA(DDS)/LOCK+ACC/db/wed.zsf
FPGA(DDS)/LOCK+ACC/DDS.bsf
FPGA(DDS)/LOCK+ACC/DDS.vhd
FPGA(DDS)/LOCK+ACC/LOCK.asm.rpt
FPGA(DDS)/LOCK+ACC/LOCK.bsf
FPGA(DDS)/LOCK+ACC/LOCK

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 搜珍网是交换下载平台，只提供交流渠道，下载内容来自于网络，除下载问题外，其它问题请自行百度。更多...
  • 本站已设置防盗链，请勿用迅雷、QQ旋风等下载软件下载资源，下载后用WinRAR最新版进行解压.
  • 如果您发现内容无法下载，请稍后再次尝试；或换浏览器；或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎，请到消费记录里找到下载记录反馈给我们，经确认后退回积分.
  • 如下载前有疑问，可以通过点击"提供者"的名字，查看对方的联系方式，联系对方咨询.
查看所有评论

相关评论

暂无评论内容．

发表评论

*快速评论： 推荐 一般 有密码 和说明不符 不是源码或资料 文件不全 不能解压 纯粹是垃圾
*内　　容：
*验 证 码：
搜珍网 www.dssz.com

浏览历史记录

关闭