文件名称:Zet-1.1.2
-
所属分类:
- 标签属性:
- 上传时间:2012-11-16
-
文件大小:535.76kb
-
已下载:0次
-
提 供 者:
-
相关连接:无下载说明:别用迅雷下载,失败请重下,重下不扣分!
介绍说明--下载内容来自于网络,使用问题请自行百度
這是一個開放的執行情況等廣泛使用的IA - 32架構(一般稱為 x86)的。這個項目是很新,但它可以合成一個可配置的設備,如FPGA或CPLD的,或作出一個定制的ASIC。兩個 FPGA板目前支持:賽靈思 ML403和Altera DE1。
玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。
玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。
這個項目是很複雜的,是在一個非常早期的發展階段。只有16位的一部分(即該80186分之8086)的支持,看到中興通訊的地位獲取更多信息。它可以啟動成功的MS - DOS 6.22,FreeDOS上運行微軟 Windows 1.1和3.0。-是一個開放的執行情況等廣泛使用的IA- 32架構(一般稱為 x86)的。這個項目是很新,但它可以合成一個可配置的設備,如FPGA或CPLD的,或作出一個定制的ASIC。兩個 FPGA板目前支持:賽靈思 ML403和Altera DE1。
玩沙丘2在MS- DOS平台上運行的中興通訊。看到一些其他的圖片。
玩沙丘2在MS- DOS平台上運行的中興通訊。看到一些其他的圖片。
這個項目是很複雜的,是在一個非常早期的發展階段。只有16位的一部分(即該80186分之8086)的支持,看到中興通訊的地位獲取更多信息。它可以啟動成功的MS- DOS 6.22,FreeDOS上運行微軟 Windows 1.1和3.0。
玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。
玩沙丘2在MS - DOS平台上運行的中興通訊。看到一些其他的圖片。
這個項目是很複雜的,是在一個非常早期的發展階段。只有16位的一部分(即該80186分之8086)的支持,看到中興通訊的地位獲取更多信息。它可以啟動成功的MS - DOS 6.22,FreeDOS上運行微軟 Windows 1.1和3.0。-是一個開放的執行情況等廣泛使用的IA- 32架構(一般稱為 x86)的。這個項目是很新,但它可以合成一個可配置的設備,如FPGA或CPLD的,或作出一個定制的ASIC。兩個 FPGA板目前支持:賽靈思 ML403和Altera DE1。
玩沙丘2在MS- DOS平台上運行的中興通訊。看到一些其他的圖片。
玩沙丘2在MS- DOS平台上運行的中興通訊。看到一些其他的圖片。
這個項目是很複雜的,是在一個非常早期的發展階段。只有16位的一部分(即該80186分之8086)的支持,看到中興通訊的地位獲取更多信息。它可以啟動成功的MS- DOS 6.22,FreeDOS上運行微軟 Windows 1.1和3.0。
相关搜索: zet
(系统自动生成,下载前可以参看下载内容)
下载文件列表
bin/
bin/ace-ml403
bin/dump-ram
bin/ml403
bin/prf-bios.sh
bin/prf-hd.sh
bin/prf-test.sh
bin/prf.sh
bin/tmproot.sh
bin/vdt2rom
bin/version-date.sh
bin/web2rom
boards/
boards/altera-de1/
boards/altera-de1/dbg/
boards/altera-de1/dbg/mem_dump.v
boards/altera-de1/dbg/mem_dump_test.v
boards/altera-de1/dbg/mem_dump_top.v
boards/altera-de1/rtl/
boards/altera-de1/rtl/I2C_AV_Config.v
boards/altera-de1/rtl/I2C_Controller.v
boards/altera-de1/rtl/audio_if.vhd
boards/altera-de1/rtl/domain_sync.v
boards/altera-de1/rtl/flag_sync.v
boards/altera-de1/rtl/flash.v
boards/altera-de1/rtl/kotku.v
boards/altera-de1/rtl/pll.v
boards/altera-de1/rtl/sdram_pll.v
boards/altera-de1/sim/
boards/altera-de1/sim/t.do
boards/altera-de1/sim/bios.sh
boards/altera-de1/sim/s29al032d_00.v
boards/altera-de1/sim/test_kotku.v
boards/altera-de1/syn/
boards/altera-de1/syn/kotku.qpf
boards/altera-de1/syn/kotku.qsf
boards/altera-de2-70/
boards/altera-de2-70/rtl/
boards/altera-de2-70/rtl/I2C_AV_Config.v
boards/altera-de2-70/rtl/I2C_Controller.v
boards/altera-de2-70/rtl/audio_if.vhd
boards/altera-de2-70/rtl/flash.v
boards/altera-de2-70/rtl/kotku.v
boards/altera-de2-70/rtl/lcd.v
boards/altera-de2-70/rtl/pll.v
boards/altera-de2-70/rtl/vga.v
boards/altera-de2-70/syn/
boards/altera-de2-70/syn/kotku.qpf
boards/altera-de2-70/syn/kotku.qsf
boards/xilinx-ml403/
boards/xilinx-ml403/ace/
boards/xilinx-ml403/ace/ml40x.scr
boards/xilinx-ml403/ace/ml40x_bit2ace
boards/xilinx-ml403/ace/ml40x_bit2ace.bat
boards/xilinx-ml403/ace/ml40x_svf2ace.scr
boards/xilinx-ml403/dbg/
boards/xilinx-ml403/dbg/hw_dbg.v
boards/xilinx-ml403/dbg/sim_addr.v
boards/xilinx-ml403/dbg/sim_serial.v
boards/xilinx-ml403/dbg/test_serial.v
boards/xilinx-ml403/lcd/
boards/xilinx-ml403/lcd/lcd_display.v
boards/xilinx-ml403/lcd/ml403.ucf
boards/xilinx-ml403/lcd/test_lcd_cntrl.v
boards/xilinx-ml403/mem/
boards/xilinx-ml403/mem/flash_cntrl.v
boards/xilinx-ml403/mem/zbt_cntrl.v
boards/xilinx-ml403/sim/
boards/xilinx-ml403/sim/CY7C1354BV25.v
boards/xilinx-ml403/sim/flash_stub.v
boards/xilinx-ml403/sim/s.do
boards/xilinx-ml403/sim/t.do
boards/xilinx-ml403/sim/test_kotku.v
boards/xilinx-ml403/syn/
boards/xilinx-ml403/syn/Makefile
boards/xilinx-ml403/syn/clock.v
boards/xilinx-ml403/syn/icon.xco
boards/xilinx-ml403/syn/ila.xco
boards/xilinx-ml403/syn/kotku-dbg.prj
boards/xilinx-ml403/syn/kotku-dbg.xst
boards/xilinx-ml403/syn/kotku.prj
boards/xilinx-ml403/syn/kotku.v
boards/xilinx-ml403/syn/kotku.xst
boards/xilinx-ml403/syn/ml403.ucf
boards/xilinx-ml403/syn/mult.xco
boards/xilinx-ml403/test/
boards/xilinx-ml403/test/base.cpj
boards/xilinx-ml403/test/clocks.xaw
boards/xilinx-ml403/test/flash_dump.v
boards/xilinx-ml403/test/ml403-flash.ucf
boards/xilinx-ml403/test/ml403-sram.ucf
boards/xilinx-ml403/test/sram_dump.v
boards/xilinx-ml403/test/uart.v
ChangeLog-1.1.2
COPYING
cores/
cores/aceusb/
cores/aceusb/rtl/
cores/aceusb/rtl/aceusb.v
cores/aceusb/rtl/aceusb_access.v
cores/aceusb/rtl/aceusb_sync.v
cores/csrbrg/
cores/csrbrg/rtl/
cores/csrbrg/rtl/csrbrg.v
cores/csrbrg/test/
cores/csrbrg/test/Makefile
cores/csrbrg/test/tb_csrbrg.v
cores/debug/
cores/debug/rtl/
cores/debug/rtl/clk_uart.v
cores/debug/rtl/pc_trace.v
cores/debug/rtl/send_addr.v
cores/debug/rtl/send_serial.v
cores/ems/
cores/ems/rtl/
cores/ems/rtl/ems.v
cores/ems/test/
cores/ems/test/tb_ems.vhd
cores/fmlbrg/
cores/fmlbrg/doc/
cores/fmlbrg/doc/Makefile
cores/fmlbrg/doc/fmlbrg.tex
cores/fmlbrg/rtl/
cores/fmlbrg/rtl/fmlbrg.v
cores/fmlbrg/rtl/fmlbrg_datamem.v
cores/fmlbrg/test/
cores/fmlbrg/test/Makefile
cores/fmlbrg/test/tb.do
cores/fmlbrg/test/tb_fmlbrg.v
cores/gpio/
cores/gpio/rtl/
cores/gpio/rtl/hex_display.v
cores/gpio/rtl/seg_7.v
cores/gpio/rtl/sw_leds.v
cores/hpdmc_sdr16/
cores/hpdmc_sdr16/rtl/
cores/hpdmc_sdr16/rtl/hpdmc.v
cores/hpdmc_sdr16/rtl/hpdmc_banktimer.v
cores/hpdmc_sdr16/rtl/hpdmc_busif.v
cores/hpdmc_sdr16/rtl/hpdmc_ctlif.v
cores/hpdmc_sdr16/rtl/hpdmc_datactl.v
cores/hpdmc_sdr16/rtl/hpdmc_mgmt.v
cores/hpdmc_sdr16/rtl/hpdmc_sdrio.v
cores/hpdmc_sdr16/test/
cores/hpdmc_sdr16/test/mt48lc16m16a2.v
cores/hpdmc_sdr16/test/t.do
cores/hpdmc_sdr16/test/tb_hpdmc.v
cores/keyb/
cores/keyb/rtl/
cores/keyb/rtl/ps2_keyb.v
cores/keyb/rtl/xt_codes.dat
cores/keyb/test/
cores/keyb/test/clock.xaw
cores/keyb/test/test_ps2_keyb.ucf
cores/keyb/test/test_ps2_keyb.v
cores/pic/
cores/pic/rtl/
cores/pic/rtl/simple_pic.v
cores/sb16/
cores/sb16/sb16.vhd
cores/sdspi/
cores/sdspi/rtl/
cores/sdspi/rtl/sdspi-nodiv.v
cores/sdspi/rtl/sdspi.v
cores/sdspi/sim/
cores/sdspi/sim/t.do
cores/sdspi/sim/test_sdpi.v
cores/sdspi/syn/
cores/sdspi/syn/test_sdspi.qsf
cores/sdspi/test/
cores/sdspi/test/test_sdpi.v
cores/sram/
cores/sram/rtl/
cores/sram/rtl/csr_sram.v
cores/sram/rtl/wb_dpsram.v
cores/sram/rtl/wb_sram.v
cores/sram/sim/
cores/sram/sim/IS61LV25616.v
cores/sram/test/
cores/sram/test/read_sram.v
cores/sram/test/test_sram.qpf
cores/sram/test/test_sram.qsf
cores/sram/test/test_sram.v
cores/timer/
cores/timer/rtl/
cores/timer/rtl/timer.v
cores/uart/
cores/uart/raminfr.v
cores/uart/timescale.v
cores/uart/uart_debug_if.v
cores/uart/uart_defines.v
cores/uart/uart_pkg.vhd
cores/uart/uart_receiver.v
cores/
bin/ace-ml403
bin/dump-ram
bin/ml403
bin/prf-bios.sh
bin/prf-hd.sh
bin/prf-test.sh
bin/prf.sh
bin/tmproot.sh
bin/vdt2rom
bin/version-date.sh
bin/web2rom
boards/
boards/altera-de1/
boards/altera-de1/dbg/
boards/altera-de1/dbg/mem_dump.v
boards/altera-de1/dbg/mem_dump_test.v
boards/altera-de1/dbg/mem_dump_top.v
boards/altera-de1/rtl/
boards/altera-de1/rtl/I2C_AV_Config.v
boards/altera-de1/rtl/I2C_Controller.v
boards/altera-de1/rtl/audio_if.vhd
boards/altera-de1/rtl/domain_sync.v
boards/altera-de1/rtl/flag_sync.v
boards/altera-de1/rtl/flash.v
boards/altera-de1/rtl/kotku.v
boards/altera-de1/rtl/pll.v
boards/altera-de1/rtl/sdram_pll.v
boards/altera-de1/sim/
boards/altera-de1/sim/t.do
boards/altera-de1/sim/bios.sh
boards/altera-de1/sim/s29al032d_00.v
boards/altera-de1/sim/test_kotku.v
boards/altera-de1/syn/
boards/altera-de1/syn/kotku.qpf
boards/altera-de1/syn/kotku.qsf
boards/altera-de2-70/
boards/altera-de2-70/rtl/
boards/altera-de2-70/rtl/I2C_AV_Config.v
boards/altera-de2-70/rtl/I2C_Controller.v
boards/altera-de2-70/rtl/audio_if.vhd
boards/altera-de2-70/rtl/flash.v
boards/altera-de2-70/rtl/kotku.v
boards/altera-de2-70/rtl/lcd.v
boards/altera-de2-70/rtl/pll.v
boards/altera-de2-70/rtl/vga.v
boards/altera-de2-70/syn/
boards/altera-de2-70/syn/kotku.qpf
boards/altera-de2-70/syn/kotku.qsf
boards/xilinx-ml403/
boards/xilinx-ml403/ace/
boards/xilinx-ml403/ace/ml40x.scr
boards/xilinx-ml403/ace/ml40x_bit2ace
boards/xilinx-ml403/ace/ml40x_bit2ace.bat
boards/xilinx-ml403/ace/ml40x_svf2ace.scr
boards/xilinx-ml403/dbg/
boards/xilinx-ml403/dbg/hw_dbg.v
boards/xilinx-ml403/dbg/sim_addr.v
boards/xilinx-ml403/dbg/sim_serial.v
boards/xilinx-ml403/dbg/test_serial.v
boards/xilinx-ml403/lcd/
boards/xilinx-ml403/lcd/lcd_display.v
boards/xilinx-ml403/lcd/ml403.ucf
boards/xilinx-ml403/lcd/test_lcd_cntrl.v
boards/xilinx-ml403/mem/
boards/xilinx-ml403/mem/flash_cntrl.v
boards/xilinx-ml403/mem/zbt_cntrl.v
boards/xilinx-ml403/sim/
boards/xilinx-ml403/sim/CY7C1354BV25.v
boards/xilinx-ml403/sim/flash_stub.v
boards/xilinx-ml403/sim/s.do
boards/xilinx-ml403/sim/t.do
boards/xilinx-ml403/sim/test_kotku.v
boards/xilinx-ml403/syn/
boards/xilinx-ml403/syn/Makefile
boards/xilinx-ml403/syn/clock.v
boards/xilinx-ml403/syn/icon.xco
boards/xilinx-ml403/syn/ila.xco
boards/xilinx-ml403/syn/kotku-dbg.prj
boards/xilinx-ml403/syn/kotku-dbg.xst
boards/xilinx-ml403/syn/kotku.prj
boards/xilinx-ml403/syn/kotku.v
boards/xilinx-ml403/syn/kotku.xst
boards/xilinx-ml403/syn/ml403.ucf
boards/xilinx-ml403/syn/mult.xco
boards/xilinx-ml403/test/
boards/xilinx-ml403/test/base.cpj
boards/xilinx-ml403/test/clocks.xaw
boards/xilinx-ml403/test/flash_dump.v
boards/xilinx-ml403/test/ml403-flash.ucf
boards/xilinx-ml403/test/ml403-sram.ucf
boards/xilinx-ml403/test/sram_dump.v
boards/xilinx-ml403/test/uart.v
ChangeLog-1.1.2
COPYING
cores/
cores/aceusb/
cores/aceusb/rtl/
cores/aceusb/rtl/aceusb.v
cores/aceusb/rtl/aceusb_access.v
cores/aceusb/rtl/aceusb_sync.v
cores/csrbrg/
cores/csrbrg/rtl/
cores/csrbrg/rtl/csrbrg.v
cores/csrbrg/test/
cores/csrbrg/test/Makefile
cores/csrbrg/test/tb_csrbrg.v
cores/debug/
cores/debug/rtl/
cores/debug/rtl/clk_uart.v
cores/debug/rtl/pc_trace.v
cores/debug/rtl/send_addr.v
cores/debug/rtl/send_serial.v
cores/ems/
cores/ems/rtl/
cores/ems/rtl/ems.v
cores/ems/test/
cores/ems/test/tb_ems.vhd
cores/fmlbrg/
cores/fmlbrg/doc/
cores/fmlbrg/doc/Makefile
cores/fmlbrg/doc/fmlbrg.tex
cores/fmlbrg/rtl/
cores/fmlbrg/rtl/fmlbrg.v
cores/fmlbrg/rtl/fmlbrg_datamem.v
cores/fmlbrg/test/
cores/fmlbrg/test/Makefile
cores/fmlbrg/test/tb.do
cores/fmlbrg/test/tb_fmlbrg.v
cores/gpio/
cores/gpio/rtl/
cores/gpio/rtl/hex_display.v
cores/gpio/rtl/seg_7.v
cores/gpio/rtl/sw_leds.v
cores/hpdmc_sdr16/
cores/hpdmc_sdr16/rtl/
cores/hpdmc_sdr16/rtl/hpdmc.v
cores/hpdmc_sdr16/rtl/hpdmc_banktimer.v
cores/hpdmc_sdr16/rtl/hpdmc_busif.v
cores/hpdmc_sdr16/rtl/hpdmc_ctlif.v
cores/hpdmc_sdr16/rtl/hpdmc_datactl.v
cores/hpdmc_sdr16/rtl/hpdmc_mgmt.v
cores/hpdmc_sdr16/rtl/hpdmc_sdrio.v
cores/hpdmc_sdr16/test/
cores/hpdmc_sdr16/test/mt48lc16m16a2.v
cores/hpdmc_sdr16/test/t.do
cores/hpdmc_sdr16/test/tb_hpdmc.v
cores/keyb/
cores/keyb/rtl/
cores/keyb/rtl/ps2_keyb.v
cores/keyb/rtl/xt_codes.dat
cores/keyb/test/
cores/keyb/test/clock.xaw
cores/keyb/test/test_ps2_keyb.ucf
cores/keyb/test/test_ps2_keyb.v
cores/pic/
cores/pic/rtl/
cores/pic/rtl/simple_pic.v
cores/sb16/
cores/sb16/sb16.vhd
cores/sdspi/
cores/sdspi/rtl/
cores/sdspi/rtl/sdspi-nodiv.v
cores/sdspi/rtl/sdspi.v
cores/sdspi/sim/
cores/sdspi/sim/t.do
cores/sdspi/sim/test_sdpi.v
cores/sdspi/syn/
cores/sdspi/syn/test_sdspi.qsf
cores/sdspi/test/
cores/sdspi/test/test_sdpi.v
cores/sram/
cores/sram/rtl/
cores/sram/rtl/csr_sram.v
cores/sram/rtl/wb_dpsram.v
cores/sram/rtl/wb_sram.v
cores/sram/sim/
cores/sram/sim/IS61LV25616.v
cores/sram/test/
cores/sram/test/read_sram.v
cores/sram/test/test_sram.qpf
cores/sram/test/test_sram.qsf
cores/sram/test/test_sram.v
cores/timer/
cores/timer/rtl/
cores/timer/rtl/timer.v
cores/uart/
cores/uart/raminfr.v
cores/uart/timescale.v
cores/uart/uart_debug_if.v
cores/uart/uart_defines.v
cores/uart/uart_pkg.vhd
cores/uart/uart_receiver.v
cores/
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有! 粤ICP备11031372号
1999-2046 搜珍网 All Rights Reserved.